-
公开(公告)号：CN110416348B
公开(公告)日：2021-02-05
申请号：CN201910706871.8
申请日：2019-07-31
Applicant: 中国科学院半导体研究所
IPC: H01L31/108 , H01L31/032 , H01L31/18 , B82Y30/00 , B82Y20/00 , B82Y15/00
Abstract: 本发明提供了一种基于肖特基结的线偏振光探测器及其制备方法，属于光探测器的制备技术领域。所述基于肖特基结的线偏振光探测器，包括：漏电极、源电极、二氧化硅衬底以及有源层；所述漏电极、有源层以及源电极从左至右依次位于所述二氧化硅衬底上方；所述有源层的材料为N型半导体纳米线；所述漏电极和源电极的材料均为金属材料。本发明提供的基于肖特基结的线偏振光探测器，通过使用半导体纳米线作为有源层，而源、漏电极均为金属材料，使半导体和金属的交界面为肖特基结，肖特基结可以使有源层本身只能吸收可见光延伸至红外光。
-
公开(公告)号：CN111463299B
公开(公告)日：2021-01-05
申请号：CN202010309213.8
申请日：2020-04-17
Applicant: 中国科学院半导体研究所
IPC: H01L31/032 , H01L31/0352 , H01L31/036 , H01L31/102 , H01L31/18 , H01L27/146 , B82Y30/00
Abstract: 一种基于氧化镓日盲紫外偏振光的直接探测器、其制备方法及偏振成像装置，该直接探测器包括IC插座台面，其上设有IC插座针脚；硅片，其设置在IC插座台面上，其上附有二氧化硅层；以及源电极、漏电极和半导体层，均设置在硅片的二氧化硅层上，半导体层位于源电极和漏电极之间，源电极和漏电极分别通过引线与IC插座针脚连接。本发明提供的基于宽禁带半导体氧化镓的日盲区紫外偏振光直接成像，其像元为纳米级的纳米带且氧化镓的光响应时间为微秒级别，可实现高分辨且快速的扫描目标。
-
公开(公告)号：CN102034533B
公开(公告)日：2012-09-26
申请号：CN201110004548.X
申请日：2011-01-11
Applicant: 中国科学院半导体研究所
IPC: G11C11/413
Abstract: 一种具有复位功能的静态随机存储单元，其包括：一第一反相器，其包括第一驱动NMOS晶体管及第一负载PMOS晶体管；一第二反相器，其包括第二驱动NMOS晶体管及第二负载PMOS晶体管；该第一反相器的输出端与该第二反相器的输入端相连，该第二反相器的输出端与该第一反相器的输入端相连，由此构成交叉耦合的锁存器，该锁存器连接在正电源电压和电源地之间；一存取NMOS晶体管，其漏极与第一反相器的输出端相连，其栅极与字线连接，其源极与位线连接；一复位上拉PMOS晶体管，其漏极与第二反相器的输出端相连，其栅极连接置数控制线，源极连接正电源电压；一复位下拉NMOS晶体管，其漏极与第一反相器的输出端相连，其栅极连接清零控制线，源极连接电源地。
-
公开(公告)号：CN1992280A
公开(公告)日：2007-07-04
申请号：CN200510136596.9
申请日：2005-12-30
Applicant: 中国科学院半导体研究所
IPC: H01L27/11 , H01L21/8244 , G11C11/413
Abstract: 本发明涉及一种静态随机存储器，更具体地，一种形成于PD SOI衬底上的静态随机存储器及其制作方法。该SRAM单元为六管存储单元，即第一、第二存取NMOS晶体管，第一、第二驱动NMOS晶体管，第一、第二负载PMOS晶体管。其中，存取NMOS管和负载PMOS管采用T型栅体接触，驱动NMOS采用BTS－A型栅体接触。存取NMOS管和驱动NMOS管的漏区在一共用区域彼此连接。六只晶体管均形成于PD SOI衬底上，而且均进行体区接触处理，不仅避免了体硅器件的栓锁效应，而且基本上消除了PD SOI衬底所带来的浮体效应，提升芯片最终的性能。
-
公开(公告)号：CN101997538B
公开(公告)日：2013-06-05
申请号：CN200910091405.X
申请日：2009-08-19
Applicant: 中国科学院半导体研究所
IPC: H03K19/094 , H01L27/02
Abstract: 本发明公开了一种基于脉冲耦合的硅纳米线CMOS神经元电路，该电路由树突电路、积分求和器和脉冲发生电路三部分依次连接构成。该脉冲耦合神经元电路的特点是输出和输入均为脉冲序列串，该电路的器件均为硅纳米线CMOS晶体管。树突电路由一组并联的P型纳米线MOS晶体管与一N型纳米线MOS晶体管通过漏端节点相串联而构成CMOS电路，P型纳米线MOS晶体管的源端输入脉冲电压信号；积分求和器由一电容C∑构成，该电容与树突电路中的P型与N型纳米线MOS晶体管的漏端节点相连接，积累加权电流形成触发电压信号；脉冲发生电路由偶数个串联的CMOS反相器与树突CMOS电路形成反馈回路，产生脉冲序列串输出，输出脉冲序列串的频率受到输入电压脉冲信号的调制。
-
Patent Agency Ranking
公开(公告)号：CN101860357A
公开(公告)日：2010-10-13
申请号：CN201010201589.3
申请日：2010-06-09
Applicant: 中国科学院半导体研究所
IPC: H03K19/094
Abstract: 本发明公开了一种利用时间编码控制权重和信息整合的方法，该方法包括：利用树突电路实现权值的空间分布控制；利用树突电路实现特征参量与权值的对应关系；以及利用树突电路实现权值的时间分布控制。本发明利用输入信号在时间与空间分配的有机组合，实现了权重的动态分布控制，利用CMOS反相器的噪声容限特性来改变神经元电路的输出脉冲频率，使数字信号增加了模拟变化参量。利用本发明，有助于理解和模拟生物学神经元的信息处理的方式。
-
公开(公告)号：CN110416348A
公开(公告)日：2019-11-05
申请号：CN201910706871.8
申请日：2019-07-31
Applicant: 中国科学院半导体研究所
IPC: H01L31/108 , H01L31/032 , H01L31/18 , B82Y30/00 , B82Y20/00 , B82Y15/00
Abstract: 本发明提供了一种基于肖特基结的线偏振光探测器及其制备方法，属于光探测器的制备技术领域。所述基于肖特基结的线偏振光探测器，包括：漏电极、源电极、二氧化硅衬底以及有源层；所述漏电极、有源层以及源电极从左至右依次位于所述二氧化硅衬底上方；所述有源层的材料为N型半导体纳米线；所述漏电极和源电极的材料均为金属材料。本发明提供的基于肖特基结的线偏振光探测器，通过使用半导体纳米线作为有源层，而源、漏电极均为金属材料，使半导体和金属的交界面为肖特基结，肖特基结可以使有源层本身只能吸收可见光延伸至红外光。
-
公开(公告)号：CN103166576B
公开(公告)日：2016-05-18
申请号：CN201110421648.2
申请日：2011-12-16
Applicant: 中国科学院微电子研究所 , 中国科学院半导体研究所
Abstract: 本发明公开了一种抗单粒子翻转的Latch型灵敏放大器，该灵敏放大器包括依次连接的判断锁存电路、输出信号的脉冲消除电路和传输门控制信号产生电路，其中：该灵敏放大器的输入端为该判断锁存电路的输入端In+与In-，使能信号为输入该判断锁存电路的CLK与CLKB，输出端为该脉冲消除电路的输出端P与N；该判断锁存电路包含输入级及锁存级两个部分，并包含两个尾电流MOS晶体管M9和M12，其中一个尾电流用于输入级而另一个用于锁存级，输入级的输出信号Di+与Di-接到锁存级输入端。该Latch型灵敏放大器可以有效地防止单粒子翻转抗单粒子同时具有高速、高精度、低功耗等特点。该Latch型灵敏放大器可以用于高速ADC、SRAM等数模混合集成电路中。
-
公开(公告)号：CN101860357B
公开(公告)日：2012-04-11
申请号：CN201010201589.3
申请日：2010-06-09
Applicant: 中国科学院半导体研究所
IPC: H03K19/094
Abstract: 本发明公开了一种利用时间编码控制权重和信息整合的方法，该方法包括：利用树突电路实现权值的空间分布控制；利用树突电路实现特征参量与权值的对应关系；以及利用树突电路实现权值的时间分布控制。本发明利用输入信号在时间与空间分配的有机组合，实现了权重的动态分布控制，利用CMOS反相器的噪声容限特性来改变神经元电路的输出脉冲频率，使数字信号增加了模拟变化参量。利用本发明，有助于理解和模拟生物学神经元的信息处理的方式。
-
公开(公告)号：CN102034533A
公开(公告)日：2011-04-27
申请号：CN201110004548.X
申请日：2011-01-11
Applicant: 中国科学院半导体研究所
IPC: G11C11/413
Abstract: 一种具有复位功能的静态随机存储单元，其包括：一第一反相器，其包括第一驱动NMOS晶体管及第一负载PMOS晶体管；一第二反相器，其包括第二驱动NMOS晶体管及第二负载PMOS晶体管；该第一反相器的输出端与该第二反相器的输入端相连，该第二反相器的输出端与该第一反相器的输入端相连，由此构成交叉耦合的锁存器，该锁存器连接在正电源电压和电源地之间；一存取NMOS晶体管，其漏极与第一反相器的输出端相连，其栅极与字线连接，其源极与位线连接；一复位上拉PMOS晶体管，其漏极与第二反相器的输出端相连，其栅极连接置数控制线，源极连接正电源电压；一复位下拉NMOS晶体管，其漏极与第一反相器的输出端相连，其栅极连接清零控制线，源极连接电源地。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.046 seconds)
