-
公开(公告)号：CN101924069B
公开(公告)日：2012-07-11
申请号：CN201010172878.5
申请日：2010-05-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种高速高密度三维电阻变换存储结构的制备方法，采用低温等离子体活化键合，将已制备外围电路或电极的衬底晶圆与已制备二极管结构层和缺陷层的晶圆键合，利用不高于400℃的低温退火增强键合强度，同时将具有二极管结构层的薄膜转移到衬底晶圆上。随后在转移后的晶圆上进行刻蚀、薄膜沉积和化学机械抛光等工艺得到所需的二极管单元、加热电极、电阻转换存储单元及上电极等。本发明中二极管结构层薄膜的转移可以重复实施，从而可集成得到多层1D1R结构存储单元，多层结构中的垂直互连可以有效减少互连线的RC延迟，因此本发明制备三维电阻变换存储结构的方法可以适用于高密度、高速存储芯片设计。
-
公开(公告)号：CN101924069A
公开(公告)日：2010-12-22
申请号：CN201010172878.5
申请日：2010-05-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种高速高密度三维电阻变换存储结构的制备方法，采用低温等离子体活化键合，将已制备外围电路或电极的衬底晶圆与已制备二极管结构层和缺陷层的晶圆键合，利用不高于400℃的低温退火增强键合强度，同时将具有二极管结构层的薄膜转移到衬底晶圆上。随后在转移后的晶圆上进行刻蚀、薄膜沉积和化学机械抛光等工艺得到所需的二极管单元、加热电极、电阻转换存储单元及上电极等。本发明中二极管结构层薄膜的转移可以重复实施，从而可集成得到多层1D1R结构存储单元，多层结构中的垂直互连可以有效减少互连线的RC延迟，因此本发明制备三维电阻变换存储结构的方法可以适用于高密度、高速存储芯片设计。
-
公开(公告)号：CN101834273A
公开(公告)日：2010-09-15
申请号：CN201010102213.7
申请日：2010-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种降低相变存储器功耗的单元结构及其制备方法，该单元结构包括集成电路衬底、位于集成电路衬底上的第一绝缘介质层、被第一绝缘介质层包围并与集成电路衬底连接的驱动二极管、被第一绝缘介质层包围并位于驱动二极管上的过渡层、位于第一绝缘介质层上的第二绝缘介质层、被第二绝缘介质层包围并位于过渡层上的下电极、位于第二绝缘介质层上的第三绝缘介质层、被第三绝缘介质层包围并位于下电极上的相变材料层和位于相变材料层上的上电极；所述的过渡层的热导率为0.01W/m·K～20W/m·K。该结构可有效地减少从下电极的热损耗，提高加热效率，并通过对驱动二极管的加热提高其正向导通电流，从而达到降低相变存储器功耗的目的。
-
公开(公告)号：CN101834273B
公开(公告)日：2012-07-04
申请号：CN201010102213.7
申请日：2010-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种降低相变存储器功耗的单元结构及其制备方法，该单元结构包括集成电路衬底、位于集成电路衬底上的第一绝缘介质层、被第一绝缘介质层包围并与集成电路衬底连接的驱动二极管、被第一绝缘介质层包围并位于驱动二极管上的过渡层、位于第一绝缘介质层上的第二绝缘介质层、被第二绝缘介质层包围并位于过渡层上的下电极、位于第二绝缘介质层上的第三绝缘介质层、被第三绝缘介质层包围并位于下电极上的相变材料层和位于相变材料层上的上电极；所述的过渡层的热导率为0.01W/m·K～20W/m·K。该结构可有效地减少从下电极的热损耗，提高加热效率，并通过对驱动二极管的加热提高其正向导通电流，从而达到降低相变存储器功耗的目的。
-
-
-
Search Results
4
records
(took 0.052 seconds)
