-
公开(公告)号：CN118784510A
公开(公告)日：2024-10-15
申请号：CN202410782226.5
申请日：2024-06-18
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H04L43/08 , H04L43/0805 , H04L43/0876
摘要： 本发明属于集成电路领域，特别涉及一种包络检测电路，包括电压放大单元和包括检测单元，利用电压放大单元对特定频率范围内的包络信号进行放大、对其他频率的信号进行抑制；利用包络检测单元将目标信号的包络信号还原为高电平信号、将直流电平信号还原为低电平信号；与传统的包络检测电路相比，本发明的包络检测电路所消耗功耗较低，且检测速度较快，电路结构精简、设计复杂度低。本发明具有更强的鲁棒性，能够在包络信号幅值变化时正确检测解调出所需信号。
-
公开(公告)号：CN117294289A
公开(公告)日：2023-12-26
申请号：CN202311207312.5
申请日：2023-09-19
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K17/16 , H03K17/687 , G06F13/42
摘要： 本发明属于集成电路设计领域，具体涉及一种带迟滞的接口驱动电路的保护电路与方法，所述电路包括：主体电路单元、比较器单元、逻辑控制单元；所述主体电路单元用于根据使能信号产生阈值电压；所述比较器单元用于比较比较器输入电压VL与阈值电压大小，并输出数字信号；所述逻辑控制单元用于根据比较器输出的数字信号产生控制信号，控制保护后级电路。通过本发明监测输出驱动器部分的低电压，当出现异常低电压即超过设计的阈值电压Vth后，可以关闭驱动器部分NMOS驱动管，以降低短路电流大小，从而降低对后级电路的危害。
-
公开(公告)号：CN106098800A
公开(公告)日：2016-11-09
申请号：CN201610471343.5
申请日：2016-06-23
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种电容结构及电容阵列，该电容结构包括上极板和下极板，其中上极板包括主上极板和次上极板，主上极板与公共端连接，次上极板接地，且主上极板与下极板构成主电容，次上极板与下极板构成次电容。本发明通过在电容结构中设置有主上极板和次上极板，并使对应的主电容参与电荷重分配，次电容不参与电荷重分配，通过修改主上极板的面积可以改变主电容的电容值，从而使电容结构具有不同的分数倍电容值，并且在使用电容结构时通过使各个电容结构中主上极板与次上极板的面积之和相等，可以解决使用多个电容值大小不同的电容结构时存在的电容失配的问题。
-
公开(公告)号：CN118945503A
公开(公告)日：2024-11-12
申请号：CN202411006826.9
申请日：2024-07-25
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H04N25/773 , H03K17/687
摘要： 本发明属于集成电路设计技术领域，特别涉及一种在像元内实现背景减除的焦平面读出电路，包括光电探测器、电流‑频率转换器、计算器、移位寄存器、分频器以及数据总线，光电探测器将基于光电响应产生的电流通过电流‑频率转换器转换成一个与电流强弱相关的震荡信号；电流‑频率转换器的输出端可以通过开关选择是否经过分频器增大震荡信号的动态范围，将经过或者未经过分频器处理的信号输入计数器对震荡信号的频率脉冲信号进行计数，并将固定周期内的计数结果经过移位寄存器缓存后通过数据总线输出。本发明提出了在像元级实现背景减除功能，相比现有的在图像级算法实现背景减除具有实现方式简单，不需要额外运算资源，不增加系统功耗，能够实时处理，不存在数字处理延时等特点。
-
公开(公告)号：CN114035635B
公开(公告)日：2023-04-11
申请号：CN202111343044.0
申请日：2021-11-12
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05F1/56
摘要： 本发明属于模拟集成电路技术领域，特别涉及一种用于调制器的基准电压产生电路与方法；所述电路由调制器的1位比较器输出的结果进行控制，具体包括差分基准电压产生电路以及基准VEB电压产生电路；差分基准电压产生正端电路连接有公共端正端，差分基准电压产生负端电路连接有公共端负端，基准VEB电压产生正端电路连接有公共端正端，基准VEB电压产生负端电路连接有公共端负端；本发明通过修改C1_x/C2_y电容的大小，以及通过连入/断开C3_z等方式，可以直接调整基准电压中正温度系数△VEB以及负温度系数电压VEB的系数，从而调整基准电压的绝对值。
-
公开(公告)号：CN111786660B
公开(公告)日：2022-07-22
申请号：CN202010686372.X
申请日：2020-07-16
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提出一种斩波稳零比较电路，包括：工作状态选择模块，用于选择启动采样或比较过程；多级比较/放大模块，用于将经过采样的输入信号与基准信号进行比较，并对比较结果进行放大；过载保护模块，设置于相邻两级比较/放大模块之间，用于防止前一级所述比较/放大模块的输出过载；本发明结构简单、功耗较低，速度快。
-
公开(公告)号：CN111884657A
公开(公告)日：2020-11-03
申请号：CN202010771483.0
申请日：2020-08-04
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03M1/54
摘要： 本发明提供一种采样保持电路及方法，该方法包括：保持控制模块，包括用于栅压自举的采样保持栅压自举子单元和用于电平移位的电平移位控制单元；编码模块，所述保持控制模块与所述编码模块信号连接；保持电容模块，包括用于信号增益和放大的保持电容模块，所述保持电容模块的输入端与所述保持控制模块信号连接，所述保持电容模块的输出端与差分运放模块信号连接；所述差分运放模块，包括共模基准端和差分输出端，所述共模基准端输入共模信号，所述差分输出端进行输出差分输出信号。采样和保持开关满足线性度的要求，利用电平移位电路实现的高速采样保持电路具有易于实现、面积小和增益可编程的特征，有效的减小了采样保持电路对精度的影响。
-
公开(公告)号：CN107302359B
公开(公告)日：2020-10-16
申请号：CN201710475850.0
申请日：2017-06-21
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种高精度逐次逼近结构ADC的变权重子DAC校正方法，包括启动模数转换器进行采样，采集获取转换曲线；根据模数转换器的分辨率，将转换曲线进行分段；预设用于进行偏移误差校正的校正码；针对每一分段分别采用不同的校正码对偏移误差进行校正；本发明中采用分段校正的方法来实现整个转换曲线的线性化，通过在转换曲线的不同分段中采用不同的权重校正值，来实现对整个转换曲线的线性校正，从而实现了对各种转换误差的综合校正，大大减少了器件本身随模拟输入电压变化造成的匹配误差，满足了宽输入高精度模数转换电路的要求。
-
公开(公告)号：CN106209061B
公开(公告)日：2019-03-19
申请号：CN201610510602.0
申请日：2016-07-01
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K19/003
摘要： 本发明提供一种熔丝修调装置，包括控制电路、熔丝电路和信号处理电路，控制电路用于在进行虚拟熔断时，控制信号处理电路将其输入的虚拟熔断信号输出给对应电路；控制电路用于在进行真实熔断时，控制信号处理电路将其输入的真实熔断信号发送给熔丝电路，真实熔断信号为虚拟熔断信号输出给对应电路后，根据对应电路的性能好坏确定的熔丝电路中熔丝在对应电路中是否应该熔断的信号；熔丝电路在接收到根据真实熔断信号对熔丝执行熔断或者不熔断的操作，并在操作结束后产生与真实熔断信号相同的修调信号，输出给对应电路。由于本发明可以进行虚拟熔断和真实熔断，因此通过本发明可以实现熔丝修调装置结构功能的多样性，降低修调成本。
-
公开(公告)号：CN117856765A
公开(公告)日：2024-04-09
申请号：CN202410049258.4
申请日：2024-01-12
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明属于集成电路技术领域，具体涉及一种对PVT不敏感的新型振荡器电路；该电路包括：运放单元正输入端连接参考电压或扩频控制信号产生器，运放单元负输入端连接频率电压转换器单元的输出端，运放单元的输出端连接常规振荡器单元的输入端；常规振荡器单元的输出端分别连接频率电压转换器单元的输入端和输出缓冲BUF单元；其中，当运放单元正输入端连接参考电压时，对PVT不敏感的新型振荡器电路为对PVT不敏感的单频点振荡器电路；当运放单元正输入端连接扩频控制信号产生器时，对PVT不敏感的新型振荡器电路为对PVT不敏感的可扩频振荡器电路；本发明具有对PVT不敏感、可实现扩频、结构简单、实用性强等特点。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.049 秒)
