一种电阻箱
    5.
    发明公开

    公开(公告)号:CN112002508A

    公开(公告)日:2020-11-27

    申请号:CN202010861583.2

    申请日:2020-08-25

    Abstract: 本发明公开了一种电阻箱,包括:箱体、多个电阻转盘、输出高端、输出低端,每个电阻转盘均包括电阻盘、字盘与旋转开关;电阻盘与字盘设于箱体内;旋转开关包括用于放置字盘的第一转轴、用于放置电阻盘的第二转轴、连接第一转轴与第二转轴的联轴器;箱体包括显示面板,显示面板设有用于显示字盘上的数值的指示窗;电阻盘包括多个串联连接的电阻器、分别设在每个电阻器两端的多个连接触片、两触头开关、与串联的输出端连接的两接线端子,两触头开关的第一触头固定连接第二转轴,两触头开关的第二触头活动连接多个连接触片;多个电阻盘的两接线端子串联连接,串联的输出端分别与输出高端和输出低端连接。本发明可以便捷的进行数据读取,且携带方便。

    以太网帧头触发器
    6.
    发明授权

    公开(公告)号:CN114978960B

    公开(公告)日:2022-11-08

    申请号:CN202210914293.9

    申请日:2022-08-01

    Abstract: 本申请公开一种以太网帧头触发器,包括:FPGA芯片、存储芯片、以太网芯片、SMA接口、JTAG接口及以太网接口,其中:所述以太网芯片,与所述以太网接口电性连接,用于通过所述以太网接口接收网络性能测试设备传输的以太网数据包;所述FPGA芯片,与所述以太网芯片及所述存储芯片电性连接,用于将每一个以太网数据包转换为一个对应的脉冲信号;所述SMA接口,与所述FPGA芯片电性连接,用于输出脉冲信号;所述JTAG接口,与所述FPGA芯片电性连接,用于对所述FPGA芯片进行配置及调试;所述存储芯片,与所述FPGA芯片电性连接,用于存储数据。本申请中的以太网帧头触发器,可实现对网络性能测试设备进行校准。

    一种数据网络测试仪校准装置及方法

    公开(公告)号:CN118138506A

    公开(公告)日:2024-06-04

    申请号:CN202410532996.4

    申请日:2024-04-30

    Abstract: 本发明公开了一种数据网络测试仪校准装置及方法,所述装置包括以太网芯片、FPGA、DDR3存储器、控制器;以太网芯片与被校的数据网络测试仪相连,FPGA与以太网芯片相连,接收以太网芯片传输的以太网数据包,DDR3存储器用于存储FPGA接收的以太网数据包,控制器用于设置时延和丢包功能参数并传递给FPGA;FPGA在接收到的以太网数据包中加入模拟时延值或丢包值后,转发回数据网络测试仪,通过频率计测量两个通道间的时间间隔作为时延标准值,读取两个通道的读数计算丢包率标准值,将时延和丢包标准值与数据网络测试仪测得的时延和丢包率进行比对,计算出误差。本发明可以直接用于数据网络测试仪的校准,能够解决闭环互测的问题,提高工作效率,降低校准成本。

    以太网帧头触发器
    8.
    发明公开

    公开(公告)号:CN114978960A

    公开(公告)日:2022-08-30

    申请号:CN202210914293.9

    申请日:2022-08-01

    Abstract: 本申请公开一种以太网帧头触发器,包括:FPGA芯片、存储芯片、以太网芯片、SMA接口、JTAG接口及以太网接口,其中:所述以太网芯片,与所述以太网接口电性连接,用于通过所述以太网接口接收网络性能测试设备传输的以太网数据包;所述FPGA芯片,与所述以太网芯片及所述存储芯片电性连接,用于将每一个以太网数据包转换为一个对应的脉冲信号;所述SMA接口,与所述FPGA芯片电性连接,用于输出脉冲信号;所述JTAG接口,与所述FPGA芯片电性连接,用于对所述FPGA芯片进行配置及调试;所述存储芯片,与所述FPGA芯片电性连接,用于存储数据。本申请中的以太网帧头触发器,可实现对网络性能测试设备进行校准。

    一种数据网络测试仪校准装置及方法

    公开(公告)号:CN118138506B

    公开(公告)日:2024-07-02

    申请号:CN202410532996.4

    申请日:2024-04-30

    Abstract: 本发明公开了一种数据网络测试仪校准装置及方法,所述装置包括以太网芯片、FPGA、DDR3存储器、控制器;以太网芯片与被校的数据网络测试仪相连,FPGA与以太网芯片相连,接收以太网芯片传输的以太网数据包,DDR3存储器用于存储FPGA接收的以太网数据包,控制器用于设置时延和丢包功能参数并传递给FPGA;FPGA在接收到的以太网数据包中加入模拟时延值或丢包值后,转发回数据网络测试仪,通过频率计测量两个通道间的时间间隔作为时延标准值,读取两个通道的读数计算丢包率标准值,将时延和丢包标准值与数据网络测试仪测得的时延和丢包率进行比对,计算出误差。本发明可以直接用于数据网络测试仪的校准,能够解决闭环互测的问题,提高工作效率,降低校准成本。

    一种耐电压测试仪击穿报警预置电流的校准系统及其校准方法

    公开(公告)号:CN110398706A

    公开(公告)日:2019-11-01

    申请号:CN201910773813.7

    申请日:2019-08-21

    Abstract: 本发明涉及耐电压测试仪的校准技术领域,公开了一种耐电压测试仪击穿报警预置电流的校准系统,包括耐电压测试仪以及标准电流表,还包括高压整流模块、微控制器、信号隔离模块以及直流电子负载模块;所述信号隔离模块的输出端与所述直流电子负载模块连接,所述信号隔离模块的输入端与所述微控制器连接;其中,所述信号隔离模块,用于对所述微控制器与所述直流电子负载模块进行电气隔离;所述直流电子负载模块,用于受所述微控制器控制,调整所述直流电子负载模块的等效电阻。通过对直流电子负载模块进行设置,可实现耐电压测试仪击穿报警预置电流的校准,无需手动调整可调电阻器法的阻值或被校耐电压测试仪的输出电压,具有较高的校准效率。

Patent Agency Ranking