一种基于人脸识别的身份验证装置

    公开(公告)号:CN205540798U

    公开(公告)日:2016-08-31

    申请号:CN201620236480.6

    申请日:2016-03-26

    Abstract: 本实用新型涉及一种基于人脸识别的身份验证装置。本实用新型的一种基于人脸识别的身份验证装置,包括信息采集终端和服务器;所述信息采集终端和服务器之间通过互联网建立通讯连接;其特征在于,所述信息采集终端包括摄像头、身份证信息采集器和显示器;所述服务器包括人脸识别器和处理器和存储器;所述人脸识别器的输入端与摄像头的输出端连接,人脸识别器的输出端与处理器的输入端连接;所述身份证信息采集器的输出端与处理器的输入端连接;摄像头的输出端与处理器的输入端连接;显示器的输入端与处理器的输出端连接。本实用新型能带的有益效果为,能够有效降低基于人脸识别的身份验证装置的成本,同时操作简单,使用方便,安全性较高。

    结构化多元非规则重复累积码的编码器与编码方法

    公开(公告)号:CN102611465B

    公开(公告)日:2014-08-06

    申请号:CN201210099686.5

    申请日:2012-04-07

    Abstract: 本发明公开了一种结构化多元非规则重复累积S-QIRA码的编码器与编码方法,主要解决现有多元非规则重复累积QIRA码的编码器缺乏并行性且编码速度较低的问题。该编码器将待编码的信息符号序列划分为若干分组,再对分组后的符号序列按组依次进行分组重复、分组交织、分组GF(q)加权、分组合并、分组累加运算,并在每个步骤中均对同一分组内的符号进行并行处理,且对每组内符号同时进行运算,有效的提高了编码器的并行度和编码速度;生成的S-QIRA码的校验矩阵具有一种‘类’准循环结构,不仅大大减少了译码器存储该校验矩阵所需的存储单元,而且有效降低了译码器的硬件实现复杂度,可用于现代通信系统中物理层的信息传输纠错。

    节省存储资源的多元LDPC码译码方法及装置

    公开(公告)号:CN101834614B

    公开(公告)日:2012-12-26

    申请号:CN201010137864.X

    申请日:2010-04-02

    Abstract: 本发明公开了一种多元LDPC码译码设备,主要解决现有多元LDPC码译码设备的复杂度高和占用存储资源多的问题。其设备包括加载模块、变量节点更新模块、校验节点更新模块、路由模块、卸载模块和控制逻辑模块;加载模块接收并存储解调器输出的解调信息向量,变量节点更新模块从加载模块和路由模块中读取数据并完成所有变量节点的更新,校验节点更新模块从路由模块中读取信息向量并完成校验节点的更新,路由模块存储变量节点和校验节点互相传递的信息以及它们之间的互联关系,卸载模块完成对译码结果的校验以及信息的输出,控制逻辑模块向所述各个模块发出控制信号。本发明利用迭代时间差可节省总体50%存储资源,实现了译码设备对存储资源的低需求和高效率。

    基于FPGA的准循环低密度校验码译码器及译码方法

    公开(公告)号:CN102594369A

    公开(公告)日:2012-07-18

    申请号:CN201210045900.9

    申请日:2012-02-27

    Abstract: 本发明公开了一种基于FPGA的低存储量高速QC-LDPC码译码器和译码方法,主要解决现有技术中译码器的节点更新处理单元和RAM存储资源利用效率不高的问题。该译码器同时处理两帧译码数据,译码器在数据初始化阶段将第一帧数据的外信息值置为全0,将第二帧数据的外信息值设为信道接收似然比信息,使得变量节点处理单元和校验节点处理单元在整个译码过程中能够完全并行交替处理两数据帧,有效缩短了处理两帧数据所需的工作时钟周期,其译码吞吐量约为传统设计方法的两倍。本发明在外信息的访问上采用了动态的地址访问管理方法,能够在单块RAM中实现两帧译码数据的并行访问,与现有的译码器相比,其BRAM资源利用效率提高一倍,可用于基于LDPC码的物理层信息传输纠错。

    节省存储资源的多元LDPC码译码方法及装置

    公开(公告)号:CN101834614A

    公开(公告)日:2010-09-15

    申请号:CN201010137864.X

    申请日:2010-04-02

    Abstract: 本发明公开了一种多元LDPC码译码设备,主要解决现有多元LDPC码译码设备的复杂度高和占用存储资源多的问题。其设备包括加载模块、变量节点更新模块、校验节点更新模块、路由模块、卸载模块和控制逻辑模块;加载模块接收并存储解调器输出的解调信息向量,变量节点更新模块从加载模块和路由模块中读取数据并完成所有变量节点的更新,校验节点更新模块从路由模块中读取信息向量并完成校验节点的更新,路由模块存储变量节点和校验节点互相传递的信息以及它们之间的互联关系,卸载模块完成对译码结果的校验以及信息的输出,控制逻辑模块向所述各个模块发出控制信号。本发明利用迭代时间差可节省总体50%存储资源,实现了译码设备对存储资源的低需求和高效率。

    一种eMMC芯片随机写入速率优化实现方法

    公开(公告)号:CN113703664A

    公开(公告)日:2021-11-26

    申请号:CN202110706011.1

    申请日:2021-06-24

    Inventor: 樊凌雁 林伟

    Abstract: 本发明公开了一种eMMC芯片随机写入速率优化实现方法,包括以下步骤:S1,对eMMC芯片进行数据写入;S2,对写入方式进行判断;S3,如是随机写入,则写入额外配置区域;如是顺序写入,则写入用户区域;S4,根据映射关系表在数据前附加标签;S5,合并数据写入用户区域。本发明针对顺序写入占据大多数的数据传输方式,将随机写入合成顺序写入方式的做法能够有效地提高随机数据写入的速率。

    一种三维动画设计模型展示装置
    8.
    发明公开

    公开(公告)号:CN118948070A

    公开(公告)日:2024-11-15

    申请号:CN202411259947.4

    申请日:2024-09-10

    Inventor: 林伟

    Abstract: 本发明涉及模型展示技术领域,且公开了一种三维动画设计模型展示装置,包括主体外壳和卡合部件,卡合部件设置在主体外壳的顶部;所述主体外壳的顶面设置有展示底板,所述展示底板的顶部设置有安装顶壳,所述安装顶壳的底部设置有显示屏,所述展示底板的顶部设置有展示槽板;卡合部件包括定位壳板,所述定位壳板设置在展示底板的顶部左右两侧,所述显示屏的左右两侧均设置有卡合块。该三维动画设计模型展示装置,通过摆动链轮和可转式伸缩调节轴体的电路控制,显示屏可以实现上下摆动和倾斜角度的调节,同时进行旋转展示槽板,这种复合运动方式使得三维动画设计模型在展示过程中能够呈现出更加丰富的动态效果,吸引观众的注意力。

    一种eMMC芯片随机写入速率优化实现方法

    公开(公告)号:CN113703664B

    公开(公告)日:2024-05-03

    申请号:CN202110706011.1

    申请日:2021-06-24

    Inventor: 樊凌雁 林伟

    Abstract: 本发明公开了一种eMMC芯片随机写入速率优化实现方法,包括以下步骤:S1,对eMMC芯片进行数据写入;S2,对写入方式进行判断;S3,如是随机写入,则写入额外配置区域;如是顺序写入,则写入用户区域;S4,根据映射关系表在数据前附加标签;S5,合并数据写入用户区域。本发明针对顺序写入占据大多数的数据传输方式,将随机写入合成顺序写入方式的做法能够有效地提高随机数据写入的速率。

    基于FPGA的准循环低密度校验码译码器及译码方法

    公开(公告)号:CN102594369B

    公开(公告)日:2014-06-04

    申请号:CN201210045900.9

    申请日:2012-02-27

    Abstract: 本发明公开了一种基于FPGA的低存储量高速QC-LDPC码译码器和译码方法,主要解决现有技术中译码器的节点更新处理单元和RAM存储资源利用效率不高的问题。该译码器同时处理两帧译码数据,译码器在数据初始化阶段将第一帧数据的外信息值置为全0,将第二帧数据的外信息值设为信道接收似然比信息,使得变量节点处理单元和校验节点处理单元在整个译码过程中能够完全并行交替处理两数据帧,有效缩短了处理两帧数据所需的工作时钟周期,其译码吞吐量约为传统设计方法的两倍。本发明在外信息的访问上采用了动态的地址访问管理方法,能够在单块RAM中实现两帧译码数据的并行访问,与现有的译码器相比,其BRAM资源利用效率提高一倍,可用于基于LDPC码的物理层信息传输纠错。

Patent Agency Ranking