公开(公告)号：CN1266308C

公开(公告)日：2006-07-26

申请号：CN03800913.7

申请日：2003-07-11

Applicant: 东京毅力科创株式会社

Inventor： 横井裕明 ,  善光哲 ,  芦泽宏明 ,  桥本毅

IPC: C23C16/34 ,  H01L21/285

CPC classification number: C23C16/34 ,  C23C16/4404

Abstract: 半导体处理用的成膜方法包括：在将被处理基板(W)搬入处理室中之前，利用预涂敷被覆载置台(32)的预涂敷工序；在预涂敷工序后，将被处理基板(W)搬入处理室(21)中，在被处理基板(W)上形成主膜的成膜工序。预涂敷工序通过多次重复第1和第2工序，叠加多个弧形膜，形成预涂敷。在第1工序中，将第1和第2处理气体向处理室(21)中提供，在载置台(32)上形成包含金属元素的弧形膜。在第2工序中，将不包含金属元素的第2处理气体提供给处理室(21)中，将在第1工序中生成的形成弧形膜成分之外的副生成物，通过排气从处理室(21)中除去。

公开(公告)号：CN1777694A

公开(公告)日：2006-05-24

申请号：CN200380100145.9

申请日：2003-12-04

Applicant: 东京毅力科创株式会社

Inventor： 多田国弘 ,  横井裕明 ,  若林哲 ,  成嵨健索

IPC: C23C16/455 ,  C23C16/08 ,  C23C16/34 ,  H01L21/28 ,  H01L21/285

CPC classification number: C23C16/45523 ,  C23C16/4408 ,  C23C16/50 ,  H01L21/28562

Abstract: 本发明涉及一种利用等离子体CVD在被处理基板(W)上形成规定薄膜的成膜方法，该方法至少交替各进行一次所述第一以及第二工序。第一工序中，一边将含有薄膜成份的化合物气体和还原气体供给到收纳基板(W)的处理腔室(51)内，一边在处理腔室(51)内生成第一等离子体。第二工序中，继第一工序之后，一边将所述还原气体供给到处理腔室(51)内，一边在处理腔室(51)内生成第二等离子体。

公开(公告)号：CN1777694B

公开(公告)日：2010-05-12

申请号：CN200380100145.9

申请日：2003-12-04

Applicant: 东京毅力科创株式会社

Inventor： 多田国弘 ,  横井裕明 ,  若林哲 ,  成嵨健索

IPC: C23C16/455 ,  C23C16/08 ,  C23C16/34 ,  H01L21/28 ,  H01L21/285

CPC classification number: C23C16/45523 ,  C23C16/4408 ,  C23C16/50 ,  H01L21/28562

Abstract: 本发明涉及一种利用等离子体CVD在被处理基板(W)上形成规定薄膜的成膜方法，该方法至少交替各进行一次所述第一以及第二工序。第一工序中，一边将含有薄膜成份的化合物气体和还原气体供给到收纳基板(W)的处理腔室(51)内，一边在处理腔室(51)内生成第一等离子体。第二工序中，继第一工序之后，一边将所述还原气体供给到处理腔室(51)内，一边在处理腔室(51)内生成第二等离子体。

公开(公告)号：CN1547624A

公开(公告)日：2004-11-17

申请号：CN03800913.7

申请日：2003-07-11

Applicant: 东京毅力科创株式会社

Inventor： 横井裕明 ,  善光哲 ,  芦泽宏明 ,  桥本毅

IPC: C23C16/34 ,  H01L21/285

CPC classification number: C23C16/34 ,  C23C16/4404

Abstract: 半导体处理用的成膜方法包括：在将被处理基板(W)搬入处理室中之前，利用预涂敷被覆载置台(32)的预涂敷工序；在预涂敷工序后，将被处理基板(W)搬入处理室(21)中，在被处理基板(W)上形成主膜的成膜工序。预涂敷工序通过多次重复第1和第2工序，叠加多个弧形膜，形成预涂敷。在第1工序中，将第1和第2处理气体向处理室(21)中提供，在载置台(32)上形成包含金属元素的弧形膜。在第2工序中，将不包含金属元素的第2处理气体提供给处理室(21)中，将在第1工序中生成的形成弧形膜成分之外的副生成物，通过排气从处理室(21)中除去。