-
公开(公告)号：CN118969857A
公开(公告)日：2024-11-15
申请号：CN202411043766.8
申请日：2024-07-31
申请人： 上海道之科技有限公司
IPC分类号： H01L29/872 , H01L21/329 , H01L29/16 , H01L29/06
摘要： 本发明涉及二极管器件技术领域，具体涉及一种具有高浪涌耐量的碳化硅二极管及制备方法，包括：衬底；第一类型掺杂的外延层和第二类型掺杂的第一阱区；所述第一阱区中分布有至少两个所述第一掺杂类型的源区；所述源区和所述第一阱区与上方的第一金属层之间为欧姆接触，以形成JFET结构。针对现有技术中的碳化硅二极管抗浪涌性能差的问题，通过在阱区中设置源区，与外延层结合形成NPN结构，并通过源区与外延层结合形成具有JFET特征的高阻区，从而使得器件在浪涌工况下能够通过NPN结构开启，实现较好的抗浪涌特性，同时，由于形成了具有JEFT特征的高阻区，能够在浪涌状态下获得更高的开启电压，提前了NPN结构的开启时间，实现了更好的抗浪涌效果。
-
公开(公告)号：CN113345954A
公开(公告)日：2021-09-03
申请号：CN202110677182.6
申请日：2021-06-18
申请人： 上海道之科技有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本发明公开了一种全超结MOSFET器件结构及其制造方法，包括MOSFET器件结构本体，所述MOSFET器件结构本体分为终端区和原胞区，且所述终端区和原胞区均主要包括由下到上依次布置的N外延硅衬底、第一外延层和第二外延层，且所述第二外延层的厚度大于第一外延层的厚度；所述终端区和原胞区的第二外延层内均交错设置有P柱和N柱，所述原胞区内P柱的深度小于第二外延层的厚度，所述终端区内P柱的深度大于第二外延层的厚度并延伸设置在第一外延层内；所述终端区的第二外延层上表面设置有P型区域及氧化层，所述原胞区的第二外延层上表面设置有体区及栅极和源极，所述N外延硅衬底背离第一外延层的一侧设置有漏极。
-
公开(公告)号：CN113224050A
公开(公告)日：2021-08-06
申请号：CN202110557418.2
申请日：2021-05-21
申请人： 上海道之科技有限公司
摘要： 本发明公开了一种超结MOSFET功率器件的版图结构，包括MOSFET版图结构，所述MOSFET版图结构主要包括有源区及设置在有源区相邻两侧的终端结构，所述终端结构由若干终端小模块组合而成，所述终端小模块包括横向或纵向布置的第一模块和第二模块，第一模块和第二模块的大小相同且第一模块和第二模块均由若干P柱和N柱组合而成，相邻两终端小模块之间的第一模块和第二模块交错布置使得终端结构中的P柱和N柱互相补偿耗尽，在功率器件的四周形成击穿电压一致的终端结构；所述第一模块由纵向交错布置的若干P柱和N柱组合而成，所述第二模块由横向交错布置的若干P柱和N柱组合而成；所述终端小模块内的P柱与N柱之间设置有间隙。
-
-
公开(公告)号：CN118588762A
公开(公告)日：2024-09-03
申请号：CN202410787566.7
申请日：2024-06-18
申请人： 上海道之科技有限公司
摘要： 本发明公开了一种双P阱结构的平面型碳化硅器件，属于碳化硅器件技术领域；包括衬底层；外延层，位于衬底层的上方，外延层内设有第一P阱区和位于第一P阱区外侧的第二P阱区，外延层的上表面至少部分设有栅氧化层；多晶硅栅，位于栅氧化层的上方；介质层，与栅氧化层相接触并包裹多晶硅栅；源极层，设于介质层上方以及介质层之间的沟槽内；漏极层，位于衬底层的下方。上述技术方案的有益效果是：提供一种平面型碳化硅器件，能够降低器件的跨导，在感性负载关断时降低尖峰电压，提高关断速度，降低关断损耗。
-
公开(公告)号：CN115132847A
公开(公告)日：2022-09-30
申请号：CN202210892137.7
申请日：2022-07-27
申请人： 上海道之科技有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明涉及一种沟槽型碳化硅MOSFET器件及其制备方法，属于半导体技术领域，从下至上依次包括：碳化硅衬底、外延层、阱区、P+区和N+区，还包括：至少一第一沟槽，纵向的自阱区的上表面贯穿阱区至外延层中；电场屏蔽层，位于第一沟槽的下方，且在结构上与第一沟槽不相连；第二沟槽，纵向的自阱区的上表面贯穿阱区至电场屏蔽层中。有益效果：通过在第一沟槽的下方设置电场屏蔽层，同时设置第二沟槽与电场屏蔽层在结构上相连，以降低器件阻断状态时沟槽底部尤其是角落处的电场强度，增加器件的短路能力；同时器件设计不受第一沟槽之间的间距大小限制，提高了器件设计的灵活性。
-
公开(公告)号：CN118866987A
公开(公告)日：2024-10-29
申请号：CN202410909121.1
申请日：2024-07-08
申请人： 上海道之科技有限公司
IPC分类号： H01L29/872 , H01L21/329 , H01L29/06 , H01L29/16
摘要： 本发明提供一种沟槽型碳化硅二极管器件及其制备方法，属于半导体器件技术领域，包括：第一阶梯型注入区和第二阶梯型注入区，交替布置于器件的有源区；其中，第一阶梯型注入区的一级注入区通过光刻和注入形成，第一阶梯型注入区的二级注入区与第二阶梯型注入区通过沟槽刻蚀和注入形成；介质层，填充于第一阶梯型注入区和第二阶梯型注入区中；欧姆接触层，形成于有源区的上表面，且覆盖第一阶梯型注入区；肖特基接触层，形成于有源区的除欧姆接触层外的上表面；阳极金属层，形成于欧姆接触层和肖特基接触层的上表面；阴极金属层，形成于有源区的下表面。有益效果：本发明的器件能够降低反向漏电流，提高浪涌能力，同时降低成本。
-
公开(公告)号：CN117316987A
公开(公告)日：2023-12-29
申请号：CN202311410345.X
申请日：2023-10-27
申请人： 上海道之科技有限公司
IPC分类号： H01L29/06 , H01L29/423 , H01L29/78
摘要： 本发明提供一种沟槽型碳化硅器件，涉及碳化硅器件技术领域，包括：衬底，衬底的顶部向外形成碳化硅外延层，碳化硅外延层上布置有体区，衬底的底部连接有金属层；多个屏蔽层，开设于碳化硅外延层上，各屏蔽层互相连通；至少一个沟槽，开设于屏蔽层上，沟槽的内壁设有栅氧化层；多晶硅栅极，填充于栅氧化层中；多个N+源区和多个P+源区，各N+源区和各P+源区设置于碳化硅外延层表面，至少一个屏蔽层上没有开设沟槽且与一个P+源区连通。有益效果是减小了器件的导通电阻，增加了电流能力，提高了器件的可靠性；短路时，器件的屏蔽层可以增强短路能力。
-
公开(公告)号：CN114937601A
公开(公告)日：2022-08-23
申请号：CN202210753546.9
申请日：2022-06-29
申请人： 上海道之科技有限公司
IPC分类号： H01L21/336 , H01L29/78
摘要： 本发明涉及半导体器件技术领域，具体涉及一种碳化硅平面栅MOSFET的加工方法及碳化硅平面栅MOSFET器件，包括：S1：对多晶硅区进行热氧化以形成掩膜层；掩膜层沿多晶硅区的侧面延伸至有源区；S2：分别沿掩膜层的内侧形成一对侧墙；S3：沉积形成二氧化硅介质层，随后对二氧化硅介质层进行光刻形成接触孔；接触孔的深度到达有源区，接触孔位于侧墙之间；S4：于器件的上方形成金属层，金属层填充接触孔并连接至有源区。有益效果在于：通过在加工平面栅MOSFET的过程中，在两侧的多晶硅区之间形成侧墙，进而在后续通过光刻形成源极接触孔的过程中，通过侧墙限定了接触孔的位置，避免了因光刻精度不足导致器件一致性差、稳定性降低的问题，提高了接触孔的一致性。
-
公开(公告)号：CN114038751A
公开(公告)日：2022-02-11
申请号：CN202111158564.4
申请日：2021-09-30
申请人： 上海道之科技有限公司
IPC分类号： H01L21/336 , H01L21/28
摘要： 本发明公开了一种上下结构的屏蔽栅MOSFET的制作方法，该制作方法包括如下步骤：选定的外延硅衬底上进行沟槽刻蚀；通过热氧化或热氧化加沉积氧化层方式制备场氧化层；屏蔽栅多晶硅填充后做第一次回刻至硅表面；沉积氮化硅硬掩模层，接下来做有源区光刻及刻蚀，在氮化硅层上留下有源区窗口。之后在有源区窗口内做场氧化层湿法刻蚀，并进行第二次屏蔽栅多晶硅回刻，屏蔽栅多晶硅第二次回刻后其表面低于沟槽内场氧化层表面0.1微米；再用湿法刻蚀去掉硅表面的氧化层及沟槽中部分场氧化层，使沟槽中屏蔽栅与场氧层的高度差在0.2微米以内；然后对沟槽侧壁及屏蔽栅同时进行氧化，形成栅氧化层和栅间氧化层；栅多晶硅填充和回刻形成控制栅。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.03 秒)
