公开(公告)号：CN107547162A

公开(公告)日：2018-01-05

申请号：CN201710866715.9

申请日：2017-09-22

Applicant: 上海航天测控通信研究所

Inventor： 杨凌云 ,  史琴 ,  赖晓敏 ,  朱浩文 ,  叶恒 ,  沈霁

IPC: H04J3/06 ,  H04J13/10 ,  H03K19/21

Abstract: 一种抗空间单粒子翻转的并行加扰方法，包括步骤：在FPGA内部创建第一扰码表、第二扰码表和第三扰码表；根据加扰多项式采用8级移位寄存器动态生成扰码序列；将生成的扰码序列按字节同时写入第一扰码表、第二扰码表和第三扰码表的相同地址中；读取格式化数据的同时从第一扰码表读取第一扰码、从第二扰码表读取第二扰码和从第三扰码表读取第三扰码，并对第一扰码、第二扰码和第三扰码进行三取二操作获得最终扰码；将最终扰码对读取的格式化数据进行加扰操作。由于在FPGA内部创建三份相同的扰码表，并三取二操作获得最终的扰码，三份码表同一位置同时发生单粒子翻转的概率极低，从而提高了并行加扰设计的抗单粒子翻转能力与可靠性。

公开(公告)号：CN107547162B

公开(公告)日：2019-02-26

申请号：CN201710866715.9

申请日：2017-09-22

Applicant: 上海航天测控通信研究所

Inventor： 杨凌云 ,  史琴 ,  赖晓敏 ,  朱浩文 ,  叶恒 ,  沈霁

IPC: H04J3/06 ,  H04J13/10 ,  H03K19/21

Abstract: 一种抗空间单粒子翻转的并行加扰方法，包括步骤：在FPGA内部创建第一扰码表、第二扰码表和第三扰码表；根据加扰多项式采用8级移位寄存器动态生成扰码序列；将生成的扰码序列按字节同时写入第一扰码表、第二扰码表和第三扰码表的相同地址中；读取格式化数据的同时从第一扰码表读取第一扰码、从第二扰码表读取第二扰码和从第三扰码表读取第三扰码，并对第一扰码、第二扰码和第三扰码进行三取二操作获得最终扰码；将最终扰码对读取的格式化数据进行加扰操作。由于在FPGA内部创建三份相同的扰码表，并三取二操作获得最终的扰码，三份码表同一位置同时发生单粒子翻转的概率极低，从而提高了并行加扰设计的抗单粒子翻转能力与可靠性。