-
公开(公告)号：CN111864057B
公开(公告)日：2024-07-05
申请号：CN201910356071.8
申请日：2019-04-29
Applicant: 上海磁宇信息科技有限公司
Abstract: 本发明的目的在于解决现有磁性随机存取器中磁隧道结存储单元所存在的磁稳定性问题。本发明磁隧道结存储单元，包括磁性自由层、绝缘隧道势垒层、磁性参考层和复合反铁磁层，其中复合反铁磁层设置在磁性参考层远离绝缘隧道势垒层的一侧，复合反铁磁层包括：合成反铁磁耦合增强层、第一铁磁超晶格层、第二铁磁超晶格层、第一反铁磁耦合层以及第二反铁磁耦合层；本发明磁性随机存取器包括磁隧道结存储单元。相对于现有技术，本发明不仅有更优的体心立方结构的磁性参考层和铁磁隧道效应及其稳定性，并且具有更强的漏磁场和写电流调控能力。
-
公开(公告)号：CN111613571B
公开(公告)日：2024-04-16
申请号：CN201910131382.4
申请日：2019-02-22
Applicant: 上海磁宇信息科技有限公司
IPC: H01L21/768 , H10B61/00 , H10N50/01
Abstract: 本发明公开了一种制作磁性随机存储器单元阵列的方法，通过一种在底电极通孔和金属连线或金属通孔之间制作一层非Cu底电极通孔接触来解决随着MRAM尺寸不断缩小，底电极通孔和金属连线或金属通孔的接触电阻不断恶化的而出现的一些列问题。由于底电极通孔接触由TaN、Ta、Ti,TiN、Co、W、Al、WN、Ru等金属构成，在制作底电极通孔的时候，有了足够的过刻蚀空间，不会在BEVC和BEV之间留下导电性能不好的残留物；同时，由于BEVC并不会随着MTJ的临界尺寸变小，而显著变小；故而，随着MTJ尺寸的缩小，MTJ底电极和金属连线之间的回路并不会出现问题，非常有利MRAM的磁性存储单元阵列的缩微化。
-
公开(公告)号：CN111863865B
公开(公告)日：2024-04-12
申请号：CN201910334319.0
申请日：2019-04-24
Applicant: 上海磁宇信息科技有限公司
IPC: H10B61/00
Abstract: 本发明赝磁性隧道结单元，在已制造好的适于磁性随机存储器的互补金属氧化物半导体上沉积一层底电极，采用化学机械研磨的方法使底电极平坦化；用旋涂的方法在底电极上依次沉积粘合层和光刻胶层；对外围电路单元区域曝光；对外围电路单元区域显影，除去此区域的粘合层和光刻胶层；对外围电路单元区域的底电极进行表面粗糙化；除去磁性隧道结区域的粘合层和光刻胶层；在外围电路单元区域的底电极之上依次沉积赝磁性隧道结参考层、势垒层和记忆层，在磁性隧道结区域的底电极之上依次沉积磁性隧道结参考层、势垒层和结记忆层，在磁性隧道结记忆层和赝磁性隧道结记忆层之上沉积硬掩模层；采用光刻工艺及刻蚀工艺完成磁性隧道结及赝磁性隧道结的图案化。
-
公开(公告)号：CN111668366B
公开(公告)日：2023-10-27
申请号：CN201910172475.1
申请日：2019-03-07
Applicant: 上海磁宇信息科技有限公司
Abstract: 本发明公开了一种磁性随机存储器顶电极接触的形成方法,包括如下步骤：步骤1：提供表面抛光的带金属通孔Vx(x≥1)的CMOS基底；步骤2：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结和顶电极膜层，然后进行磁性隧道结存储单元的制备；步骤3：沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；步骤4：制作金属位线连接。本发明有效的增加TEC的面积，相对于TEV，本发明中的TEC结构，在降低高度的同时也增加了面积，TE的BL之间的欧姆接触电阻将会降低，非常有利于器件性能的提升。
-
公开(公告)号：CN112750946B
公开(公告)日：2023-06-02
申请号：CN201911048592.3
申请日：2019-10-31
Applicant: 上海磁宇信息科技有限公司
Abstract: 一种磁性随机存储器势垒层和自由层结构单元及其制备方法，在溅射沉积MgO形成所述势垒层后，进行一定时间的热处理，再冷却到室温或更低温度，以使得在自由层沉积之前所述势垒层具有NaCl晶系晶体结构，并具备(001)平面晶向；自由层内部按照第一自由子层,B吸收层，第二自由子层的依次向上叠加设置；第一自由子层组成材料为CoFeB，FeB，Fe/FeB、CoFe/FeB、Fe/CoFeB或CoFe/CoFeB，其中B含量为百分比5％‑15％，以其具有晶胞尺寸不大于2nm的纳米级晶态结构；再溅射沉积一层所述B吸收层，其组成材料包含W、Zr、Ti、V、Cr、Al、Nb、Mo、Ta、Hf元素中之一；最后溅射沉积所述第二自由子层，其组成材料为CoFeB或CoB，其B含量为百分比15％‑35％，使其具有非晶态结构。
-
Patent Agency Ranking
公开(公告)号：CN112289923B
公开(公告)日：2023-05-23
申请号：CN201910677955.3
申请日：2019-07-25
Applicant: 上海磁宇信息科技有限公司
Abstract: 本申请提供一种磁性随机存储器的磁性隧道结结构，所述磁性隧道结结构包括二层晶格转换层，实现具有面心立方晶体结构的反铁磁层到具有体心立方堆积参考层之间的晶格转换和强铁磁耦合，有利于磁性隧道结单元在磁学，电学和良率的提升以及器件的缩微化。
-
公开(公告)号：CN112928201B
公开(公告)日：2023-04-07
申请号：CN201911233568.7
申请日：2019-12-05
Applicant: 上海磁宇信息科技有限公司
Abstract: 本申请提供一种具有晶格传输作用的合成反铁层的磁性隧道结结构，所述磁性隧道结结构设置反铁磁耦合层结合双铁磁层的合成反铁磁层，配合反铁磁耦合层和晶格隔断层，实现合成反铁磁层到参考层之间的晶格转换和强铁磁耦合，有利于磁性隧道结单元在磁学，电学和良率的提升以及器件的缩微化。
-
公开(公告)号：CN112864309B
公开(公告)日：2022-11-08
申请号：CN201911101162.3
申请日：2019-11-12
Applicant: 上海磁宇信息科技有限公司
Abstract: 本申请提供一种磁性隧道结结构及其磁性随机存储器，所述磁性隧道结为磁性肖特基/相干隧道结，结合自旋激化层的设计，使得自旋激化电子通过肖特基隧穿的方式实现逻辑“0”的读取；通过相干隧穿的方式实现逻辑“1”的读取，由于高电阻态和低电阻态的阻值相差特别大，在这种情况下，可以获得非常可观的TMR，非常有利于MRAM电路的读写性能的提升，非常适合作为超小型的MRAM电路的存储单元。
-
公开(公告)号：CN110112288B
公开(公告)日：2022-11-04
申请号：CN201910517322.6
申请日：2019-06-14
Applicant: 上海磁宇信息科技有限公司
Abstract: 本发明公开了一种制备磁性隧道结单元阵列的方法，具体为，提供表面抛光的带金属连线Mx(x≥1)的CMOS基底；在表面抛光的带金属连线Mx的CMOS基底上，制作底电极通孔；在底电极通孔之上，制作底电极接触/底电极；在平坦化的底电极之上，沉积磁性隧道结多层膜和顶电极，图形化定义磁性隧道结图案，并对顶电极、磁性隧道结和底电极金属进行刻蚀，最后，在刻蚀之后的磁性隧道结的周围沉积一层绝缘覆盖层。该制备磁性隧道结单元阵列的方法，选择在表面抛光的CMOS金属连线上，制作W底电极通孔、非Cu底电极接触/底电极、磁性隧道结和顶电极，并使BEV、BEC、BE、MTJ和TE依次向上叠加并对齐。
-
公开(公告)号：CN108232005B
公开(公告)日：2021-12-17
申请号：CN201611129951.4
申请日：2016-12-09
Applicant: 上海磁宇信息科技有限公司
Abstract: 本发明公开了一种横向修剪缩微磁性隧道结图案的方法，包括：第一步骤：在底电极基底上依次形成磁性隧道结多层膜、硬掩模膜层和牺牲掩模膜层；第二步骤：形成磁性隧道结图案，并采用横向修剪工艺对磁性隧道结图案进行修剪缩微；第三步骤：对牺牲掩膜层和硬掩模膜层进行刻蚀，并采用横向修剪工艺对继续磁性隧道结图案进行修剪以获得更精细尺寸的磁性隧道结掩模；第四步骤：对磁性隧道结多层膜进行刻蚀，以完成磁性隧道结的小型化制作。
-
-
-
-
-
-
-
-
-
Search Results
240
records
(took 0.051 seconds)
