基于FPGA的优化速率匹配方法及系统

    公开(公告)号:CN114422085B

    公开(公告)日:2023-09-15

    申请号:CN202210069145.1

    申请日:2022-01-21

    Applicant: 上海大学

    Abstract: 一种基于FPGA的优化速率匹配方法及系统,根据Turbo编码后得到的比特流,分别生成系统比特、第一、第二校验比特,在输出数据时参考速率匹配的具体规则对应进行地址转换并从各交织矩阵中读取数据后以串行方式输出结果。本发明针对FPGA的特点进行速率匹配方式的优化,并在FPGA上实现并进一步优化,显著减少了数据搬移次数,降低了计算消耗的时间和存储空间。

    基于FPGA的LTE-V收端CCH信道解速率匹配的系统及方法

    公开(公告)号:CN116707702A

    公开(公告)日:2023-09-05

    申请号:CN202210180518.2

    申请日:2022-02-25

    Applicant: 上海大学

    Abstract: 一种基于FPGA的LTE‑V收端CCH信道解速率匹配的系统及方法,包括:状态机控制单元、输入控制单元、块随机存储器单元和输出控制单元,其中:状态机控制单元根据开始信号,分别向输入控制单元和输出控制单元传输数据计数的信息以控制数据的输入和输出;输入控制单元接收解扰数据并填充补满至432bit后输出至BRAM单元,输出控制单元通过产生读地址和读使能信号读取BRAM单元中的数据,从BRAM单元中读取数据的同时并进行比特重排后输出。本发明利用CCH信道解速率匹配每次比特变换规则相同的规律,避免了交织和解交织的计算并显著简化了系统结构。

    基于FPGA的LTE-V收端同步的方法及系统

    公开(公告)号:CN113938368A

    公开(公告)日:2022-01-14

    申请号:CN202111208064.7

    申请日:2021-10-18

    Applicant: 上海大学

    Abstract: 一种基于FPGA的LTE‑V收端同步的方法及系统,通过对接收信号进行FIR低通滤波和降采样处理后得到MSB,经对MSB截位和降采样处理后同时进行PSS互相关谱计算和能量谱计算,再通过峰值检测得到主同步信号的位置;然后利用主同步信号的位置对同步模块接收到的信号依次进行小数倍频偏估计和频偏补偿处理,得到补偿过频偏的输出信号;最后根据主同步信号的位置利用时序控制相对延迟的方法标记当前帧的帧头,完成同步从而方便后续的解码。本发明结构简单,计算效率高;优化峰值检测的算法,减少资源消耗,提高抗频偏能力,可以标记当前帧的帧头,在当前帧可以实时完成所有计算,同时在计算过程中适当对数据进行截位减少硬件资源的开销。

    基于冲突避免的持久性调度的分布式资源分配方法

    公开(公告)号:CN113709896A

    公开(公告)日:2021-11-26

    申请号:CN202010428722.2

    申请日:2020-05-20

    Applicant: 上海大学

    Abstract: 一种基于冲突避免的持久性调度的分布式资源分配方法,通过设置各个载具通过实时感知信道占用与解码结果来判断子信道是否发生包碰撞,当判断为包碰撞时,该载具在自己发送安全信息时一并发送协作信息;当任何载具收到协作信息且该协作信息所指示的疑似发生包碰撞的资源位置正好是该载具过去曾占用过的资源时,该载具会以一定概率通过资源映射转移重新选择新的子信道并保持新的子信道并周期性地发送数据。载具将不会再重新选择新的资源,直到再次收到与本载具有关的协作信息。本发明通过在安全信息中的捎带信息来减少和消除包冲突的发生,在可靠性或AoI指标上有较大的性能提升,且性能接近于理论上的最优性能。本发明通过实时参数调整机制,通过当前的资源利用率来自适应地找到最优的发送间隔,使得整体性能在满足信道拥塞度要求下可以达到更好的AoI性能结果。

    基于FPGA的LTE-V收端同步的方法及系统

    公开(公告)号:CN113938368B

    公开(公告)日:2023-12-12

    申请号:CN202111208064.7

    申请日:2021-10-18

    Applicant: 上海大学

    Abstract: 一种基于FPGA的LTE‑V收端同步的方法及系统,通过对接收信号进行FIR低通滤波和降采样处理后得到MSB,经对MSB截位和降采样处理后同时进行PSS互相关谱计算和能量谱计算,再通过峰值检测得到主同步信号的位置;然后利用主同步信号的位置对同步模块接收到的信号依次进行小数倍频偏估计和频偏补偿处理,得到补偿过频偏的输出信号;最后根据主同步信号的位置利用时序控制相对延迟的方法标记当前帧的帧头,完成同步从而方便后续的解码。本发明结构简单,计算效率高;优化峰值检测的算法,减少资源消耗,提高抗频偏能力,可以标记当前帧的帧头,在当前帧可以实时完成所有计算,同时在计算过程中适当对数据进行截位减少硬件资源的开销。

    基于冲突避免的持久性调度的分布式资源分配方法

    公开(公告)号:CN113709896B

    公开(公告)日:2023-11-07

    申请号:CN202010428722.2

    申请日:2020-05-20

    Applicant: 上海大学

    Abstract: 一种基于冲突避免的持久性调度的分布式资源分配方法,通过设置各个载具通过实时感知信道占用与解码结果来判断子信道是否发生包碰撞,当判断为包碰撞时,该载具在自己发送安全信息时一并发送协作信息;当任何载具收到协作信息且该协作信息所指示的疑似发生包碰撞的资源位置正好是该载具过去曾占用过的资源时,该载具会以一定概率通过资源映射转移重新选择新的子信道并保持新的子信道并周期性地发送数据。载具将不会再重新选择新的资源,直到再次收到与本载具有关的协作信息。本发明通过在安全信息中的捎带信息来减少和消除包冲突的发生,在可靠性或AoI指标上有较大的性能提升,且性能接近于理论上的最优性能。本发明通过实时参数调整机制,通过当前的资源利用率来自适应地找到最优的发送间隔,使得整体性能在满足信道拥塞度要求下可以达到更好的AoI性能结果。

    基于移动性参数估计的信道预测方法

    公开(公告)号:CN116938369A

    公开(公告)日:2023-10-24

    申请号:CN202210352552.3

    申请日:2022-04-05

    Applicant: 上海大学

    Abstract: 一种基于移动性参数估计的信道预测方法,通过对频域响应进行信道分量估计得到时延域、多普勒域、复幅度的模和相位后,进行移动性参数估计过程得到移动性参数,最后通过信道分量预测并组合得到整个信道频域响应。本发明更适用于信道分量是时变、在高速移动场景下变化更快的实际情况,从而得到更加准确的信道分量,从而得到更加准确的整体信道响应。

    基于FPGA的优化速率匹配方法及系统

    公开(公告)号:CN114422085A

    公开(公告)日:2022-04-29

    申请号:CN202210069145.1

    申请日:2022-01-21

    Applicant: 上海大学

    Abstract: 一种基于FPGA的优化速率匹配方法及系统,根据Turbo编码后得到的比特流,分别生成系统比特、第一、第二校验比特,在输出数据时参考速率匹配的具体规则对应进行地址转换并从各交织矩阵中读取数据后以串行方式输出结果。本发明针对FPGA的特点进行速率匹配方式的优化,并在FPGA上实现并进一步优化,显著减少了数据搬移次数,降低了计算消耗的时间和存储空间。

Patent Agency Ranking