-
公开(公告)号:CN110995234B
公开(公告)日:2023-04-28
申请号:CN201911239245.9
申请日:2019-12-06
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/003
Abstract: 本发明公开了一种抑制单粒子瞬态的层叠结构,包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管;第一PMOS管和第一NMOS管的栅端与用于接收第一信号的第一连接点;第二PMOS管和第二NMOS管的栅端与用于接收第二信号的第二连接点;第二PMOS管的漏端与第一NMOS管的漏端相连,均接输出信号;第一PMOS管的源端与直流电源连接;第一PMOS管的漏端与第二PMOS管的源端相连;第一NMOS管的源端与第二NMOS管的漏端相连;第二NMOS管的源端接地;第一PMOS管和第二PMOS管的第一背栅接在一起后与直流电源连接;第一NMOS管和第二NMOS管的第二背栅接在一起后接地。本发明能够降低单粒子瞬态的影响,可避免逻辑电平错误翻转,从而提高系统的稳定性。
-
公开(公告)号:CN110995234A
公开(公告)日:2020-04-10
申请号:CN201911239245.9
申请日:2019-12-06
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/003
Abstract: 本发明公开了一种抑制单粒子瞬态的层叠结构,包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管;第一PMOS管和第一NMOS管的栅端与用于接收第一信号的第一连接点;第二PMOS管和第二NMOS管的栅端与用于接收第二信号的第二连接点;第二PMOS管的漏端与第一NMOS管的漏端相连,均接输出信号;第一PMOS管的源端与直流电源连接;第一PMOS管的漏端与第二PMOS管的源端相连;第一NMOS管的源端与第二NMOS管的漏端相连;第二NMOS管的源端接地;第一PMOS管和第二PMOS管的第一背栅接在一起后与直流电源连接;第一NMOS管和第二NMOS管的第二背栅接在一起后接地。本发明能够降低单粒子瞬态的影响,可避免逻辑电平错误翻转,从而提高系统的稳定性。
-