-
公开(公告)号：CN109980006A
公开(公告)日：2019-07-05
申请号：CN201711452893.3
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
Abstract: 本发明公开了一种具有双面界面掺杂浓度线性增加结构SOI高压器件。该结构在SOI器件介质层上下界面分别注入高浓度N+和高浓度P+,从源端到漏端，N+和P+浓度线性连续增大。器件外加高压时，纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面，同时在下界面积累感应电子。引入的界面电荷对介质层电场(E，)产生附加增强场(△E，)，使介质层承受更高耐压，同时对顶层硅电场(ES)产生附加削弱场(△艮)，避免在硅层提前击穿，从而有效提高器件的击穿电N(BV)。详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响，在5μm介质层、1μm顶层硅上仿真获得825V高耐压，较常规结构提高284.4％，其中，附加场△E，和AEs分别达到725.5V/tm和34V/um。
-
公开(公告)号：CN109979893A
公开(公告)日：2019-07-05
申请号：CN201711455436.X
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L21/762
Abstract: 一种用于减小自加热效应的SOI高压结构，本发明公开了该结构的原理示意图及其制造方法，以减弱SOI高压结构中埋层存在的自加热效应。其中该结构，包括通常的传统的SOI高压结构以及由新材料以不同于传统埋层结构的新型埋层。该材料在不影响或者少量影响器件其他原有属性的情况下，明显降低了自加热效应。该专利包括这种新型结构的材料、结构以及制备方法。
-
公开(公告)号：CN109979874A
公开(公告)日：2019-07-05
申请号：CN201711452955.0
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: H01L21/762 , H01L23/373
Abstract: 本发明公开了半导体SOI高压器件结构及其制造方法，以改善其散热性能。其中该散热性能较好的SOI器件结构，包括改变高压SOI器件场氧化层所用材料，利用不同材料的热导率及介电常数差异，在不改变器件尺寸且不对SOI三层结构部分做改动的条件下，可以有效改善SOI高压器件散热性能。
-
公开(公告)号：CN109977439A
公开(公告)日：2019-07-05
申请号：CN201711454488.5
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明提供了一种多个晶体管模块单元测试结构的自动化布局布线，以减小版图的面积，提高绘制测试结构版图的效率，改善结构的稳定性，其中所述的引入参数的晶体管模块单元，是由若干个晶体管组成测试结构。所述模块单元提供控制晶体管个数、栅长、栅宽、叉指数等四组参数，修改所述的四组参数，可以调整晶体管的数量和尺寸，模块内部将自动做出相应调整，仍然保持匹配连接关系。所述模块单元中，引出四条金属线，供模块单元与衬垫(PAD)连接。所述测试结构，可以随时调整它的衬垫间距，根据实际版图允许面积，优化与测试晶体管的匹配精确度。所述测试结构，采用完全的上下对称的版图结构，被测晶体管独立引出源(S)、漏(D)衬垫；而栅(G)、衬底(Sub)为所有晶体管共用。所述自动化方法，智能地将被测试晶体管与所对应的衬垫相连接完成布局布线。所述自动化方法，大规模地降低了新工艺下晶体管测试电路与测试结构的实现复杂度，缩短了完成时间，并提高了可靠度。
-
公开(公告)号：CN109148554A
公开(公告)日：2019-01-04
申请号：CN201710488910.2
申请日：2017-06-27
Applicant: 上海卓弘微系统科技有限公司
Inventor： 陆宇
IPC: H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/0607 , H01L29/66666 , H01L29/7827
Abstract: 本发明揭示了一种适用于功率器件的结终端及其制备方法，所述结终端包括半导体基底、第一电极、半导体区域、第二电极。第一电极形成于半导体基底的下端面；半导体区域形成于半导体基底的上端面，其具有第一导电类型，半导体区域包括有源区域、第一终端区域、第二终端区域、第三终端区域。第二电极连接有源区域、第一终端区域和第二终端区域沟槽内半导体材料，以及有源区域的台面。本发明结终端可改善结终端器件耐高压特性。
-
Patent Agency Ranking
公开(公告)号：CN109148307A
公开(公告)日：2019-01-04
申请号：CN201710493319.6
申请日：2017-06-27
Applicant: 上海卓弘微系统科技有限公司
Inventor： 陆宇
Abstract: 本发明提供了一种QFN封装防溢保护方法。塑封时，当塑料填充物流到防溢保护膜下边沿处的激光监测点处时，停止塑料填充物的填充，保证引脚金属完整地裸露在外面。可以改变防溢保护膜相对于引脚框架的外延长度以及激光监测点的位置，实现对不同的封装防溢保护的要求。
-
公开(公告)号：CN109142902A
公开(公告)日：2019-01-04
申请号：CN201710499527.7
申请日：2017-06-27
Applicant: 上海卓弘微系统科技有限公司
Inventor： 陆宇
IPC: G01R31/00
CPC classification number: G01R31/001
Abstract: 本发明提出大功率器件ESD静电防护中的CDM模型的电流检测系统结构及测试方法，以完成对CDM模型的ESD电流波形的抓取，便于为以CDM模型为基础的ESD静电防护提供数据支持。该系统结构包括：用于支持的测试机台，机台底座上承载测试器件DUT，机台支架,用于固定系统的检测模块。检测模块包括pogo（弹簧单高跷）探针、测试板等结构。测试机台使用铝合金材质制成，具有螺旋调节升降的功能，同时带有固定装置，可以固定设备的测试板，测试板为双层FR‑4板。Pogo探针为手机天线专用探针，可以满足18GHz及以下条件下的信号测试。同轴电缆特性阻抗为50Ω.所使用的校准模块为FR‑4材料，电容值为4pF。
-
公开(公告)号：CN109103149A
公开(公告)日：2018-12-28
申请号：CN201710468331.1
申请日：2017-06-20
Applicant: 上海卓弘微系统科技有限公司
Inventor： 陆宇
IPC: H01L23/31 , H01L23/367 , H01L23/528 , H01L25/065
Abstract: 本发明提供了一种改进型的双基岛封装结构，包括塑封体、外引脚、一个通过散热材质外露的基岛，一个不外露的基岛，两个芯片。本发明解决了传统双基岛封装结构存在的散热问题，同时解决了单基岛封装结构性能不佳和集成度低的问题。本发明使制造成本得到降低，且能满足电子行业小型材经，微型化的发展需求。
-
公开(公告)号：CN109980007A
公开(公告)日：2019-07-05
申请号：CN201711454894.1
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
Abstract: 本文公开了一种提高SOI器件击穿电压的器件新结构，其中主要包括埋层结构，埋氧层在源端和漏端成U型。利用U型埋氧层在大的漏端电压时正电荷不易被抽走提高击穿电压；源端U型介质埋氧层在漏端电压较大时保证击穿不会发生在p阱和漂移区形成的耗尽区，漏端U型介质埋层通过积累大量正电荷来提高击穿电压。
-
公开(公告)号：CN109979897A
公开(公告)日：2019-07-05
申请号：CN201711452899.0
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
IPC: H01L23/373 , H01L29/06
Abstract: 一种中间层含有PN结的大埋层结构的SOI高压器件。本发明设计并公开了该种器件的结构。该结构针对目前SOI器件普遍存在的两个问题——低击穿电压以及自加热效应，以现有的传统SOI器件为基础，设计了一种全新的SOI器件。该器件采用与传统SOI器件不同的结构方式，在理论上可以有效地提高器件的击穿电压，对自加热效应也有一定的改善。该专利包括这种新器件结构的组成结构和材料。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.035 seconds)
