-
公开(公告)号：CN109103189B
公开(公告)日：2021-08-24
申请号：CN201810757171.7
申请日：2018-07-11
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/112
摘要： 本发明公开了一种由N型电容耦合晶体管构成的一次可编程器件，晶体管和耦合电容位于一P阱中，由场氧或者STI隔离；所述晶体管由栅极，以及由重掺杂N型区形成的源漏区组成；所述的耦合电容，上极板由衬底表面的多晶硅形成，下极板由NLDD以及位于NLDD中的重掺杂N型区形成。所述耦合电容的上极板的宽度不大于NLDD或者重掺杂N型区横向结深的2倍，以保证最大的电容利用效率。所述晶体管的栅极宽度不大于耦合电容的宽度，以优化耦合电容和晶体管电容的耦合比。
-
公开(公告)号：CN104600072B
公开(公告)日：2017-10-24
申请号：CN201310532781.4
申请日：2013-10-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/112 , H01L21/8246
摘要： 本发明公开了一种掩模型只读存储器，有源区和位线都呈纵向排列，字线和接地线都呈横向排列。通过对NMOS存储单元的源区是否进行N型重掺杂来对该单元进行0和1编程，所有漏区和同一位线相连的NMOS存储单元都形成于同一有源区中，相邻的NMOS存储单元的漏区都共用同一重掺杂区；相邻的NMOS存储单元的源区相接触且相邻的源区通过同一接触孔连接到接地线。本发明还公开了一种掩模型只读存储器的制造方法。本发明能降低器件的面积、提高器件的集成度、降低工艺成本。
-
公开(公告)号：CN104576522B
公开(公告)日：2017-10-24
申请号：CN201310484704.6
申请日：2013-10-16
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/77 , H01L21/8238
摘要： 本发明公开了一种表面沟道CMOS逻辑器件和SONOS器件的集成方法，包括步骤：形成栅氧化层、ONO层和多晶硅层；对SONOS器件的栅多晶硅层进行N型离子注入；生长第四氮化硅薄膜；定义出第一多晶硅栅的第一部分的光刻胶图形；对第四氮化硅薄膜进行刻蚀；定义出第一多晶硅栅的第二部分、CMOS器件的多晶硅栅的光刻胶图形；刻蚀多晶硅层同时形成各器件多晶硅栅；进行LDD注入；形成侧墙；进行源漏注入，源漏注入同时实现CMOS逻辑器件的多晶硅栅掺杂；生长PSG并平坦化；生长USG；形成接触孔。本发明能减小PMOS器件的硼渗透所经历的热过程，减少光刻版的数量，能实现小尺寸表面沟道器件与高密度存储器件集成。
-
公开(公告)号：CN104332404B
公开(公告)日：2017-10-24
申请号：CN201410499155.4
申请日：2014-09-25
申请人： 上海华虹宏力半导体制造有限公司
发明人： 陈瑜
IPC分类号： H01L21/331 , H01L29/73 , H01L29/06
摘要： 本发明公开了一种CMOS工艺制造双极型晶体管的方法及双极型晶体管，双极型晶体管发射区不做金属硅化反应，通过屏蔽发射区的金属硅化反应，接触孔同发射区直接接触，通过调节发射区上的接触孔的密度即可调节发射区平均少数载流子浓度，调节基区扩散电流，最终调节双极型晶体管的电流增益。
-
公开(公告)号：CN104600071B
公开(公告)日：2017-10-20
申请号：CN201310526470.7
申请日：2013-10-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/112 , H01L21/8246
摘要： 本发明公开了一种掩模型只读存储器，NMOS存储单元所存储的信息包括信息1和信息0两种；信息0所对应的NMOS存储单元都包括：源区、漏区、轻掺杂漏区和栅极结构，在读取时沟道导通；信息1所对应的NMOS存储单元在信息0所对应的NMOS存储单元的基础上增加了漏端P型重掺杂区，漏端P型重掺杂区的掺杂浓度和漏区相当，在横向位置上漏端P型重掺杂区位于漏端的轻掺杂漏区和漏区之间；在读取时漏端P型重掺杂区对轻掺杂漏区和漏区进行夹断并使沟道不导通。本发明还公开了一种掩模型只读存储器的制造方法。本发明能降低器件的面积、提高器件的集成度、降低工艺成本，能提高器件的击穿电压并易于集成。
-
公开(公告)号：CN104319255B
公开(公告)日：2017-06-06
申请号：CN201410604403.7
申请日：2014-10-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/70
摘要： 本发明公开了一种低温度系数多晶硅电阻的制造方法，步骤包括：1)硅衬底上生长多晶硅膜；2)P型低浓度掺杂；3)高阻多晶硅的光刻曝光显影，在高阻多晶硅以外区域进行N型掺杂；4)去除光刻胶，沉积氮化硅膜；5)一次刻蚀形成N型多晶硅和高阻多晶硅；6)浅掺杂漏注入，生长氮化硅，刻蚀掉字线上和高阻多晶硅上的氮化硅；7)对源漏和部分高阻多晶硅进行P型重掺杂，形成P型源漏和P型多晶硅。该方法通过互掺杂，在光刻版最少的情况下，在低温度系数多晶硅电阻的制造工艺中实现了高阻多晶硅、低阻P型多晶硅和N型多晶硅的同时形成。
-
公开(公告)号：CN104217999B
公开(公告)日：2016-12-28
申请号：CN201310207822.2
申请日：2013-05-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/8238
摘要： 本发明公开了一种CMOS器件的制造方法，包括步骤：形成浅沟槽场氧并隔离出有源区。形成CMOS器件的阱区。在硅衬底的正面依次生长栅氧化层、多晶硅层并对多晶硅层进行掺杂。依次沉积金属硅化钨层和顶层氮化硅层。采用光刻工艺定义出栅极图形，采用较重聚合物方式刻蚀依次对顶层氮化硅层、金属硅化钨层进行干法刻蚀，对多晶硅层进行干法刻蚀工艺形成栅极结构。形成仅覆盖在顶层氮化硅层、金属硅化钨层的侧面的第一介质层侧墙。本发明能够提高CMOS器件的自对准接触孔和栅极之间的击穿电压，提高器件的性能。
-
公开(公告)号：CN103852044B
公开(公告)日：2016-12-21
申请号：CN201210516349.1
申请日：2012-12-05
申请人： 上海华虹宏力半导体制造有限公司
摘要： 本发明公开了一种硅基工艺中制作光纤对准基座阵列的在线量测方法，包括步骤：制作光刻版，在光纤对准基座阵列图形的孔的旁侧制作量尺图形，将量尺图形的线条图形线宽设置为光纤对准基座阵列图形的孔的尺寸的两个数量级以下，且量尺图形的线条图形的线宽和间距和固定；将光刻版的图形转移到硅晶圆上；在线宽测量机台中用量尺图形的数字标记测量光纤对准基座的孔第一端所对应的数字标记值一；在线宽测量机台中用量尺图形的数字标记测量光纤对准基座的孔第二端所对应的数字标记值二；由数字标记值二和一的差得到光纤对准基座的孔的直径。本发明能将光纤对准基座阵列尺寸的测量精度提高2个数量级，能够实现大尺寸产品的高精度在线线宽监控。
-
公开(公告)号：CN106206735A
公开(公告)日：2016-12-07
申请号：CN201610566545.8
申请日：2016-07-19
申请人： 上海华虹宏力半导体制造有限公司
发明人： 陈瑜
IPC分类号： H01L29/78 , H01L21/336 , H01L29/423
摘要： 本发明公开了一种MOSFET，源区和所述漏区具有非对称的结构：漏区的横向结深大于所述源区的横向结深，漏区的纵向结深大于源区的纵向结深；通过增加漏区的横向结深和纵向结深来提高器件的击穿电压，通过减少源区的横向结深和纵向结深来减少器件的横向尺寸；栅介质层具有非对称的结构：栅介质层包括横向连接的第一栅介质段和第二栅介质段；第一栅介质段的厚度大于第二栅介质段的厚度；通过增加第一栅介质段的厚度减少器件的GIDL效应，通过减少第二栅介质段的厚度增加器件的驱动电流。本发明还公开了一种MOSFET的制造方法。本发明能提高器件的击穿电压同时降低器件尺寸，能减小GIDL效应同时提高器件的电流驱动能力。
-
公开(公告)号：CN103809303B
公开(公告)日：2016-08-10
申请号：CN201210439422.X
申请日：2012-11-06
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： G02F1/015
摘要： 本发明公开了一种可调光分路器，包括：N+半导体层；形成于N+半导体层上的脊形波导区，该脊形波导区由无掺杂硅层光刻刻蚀后形成；在脊形波导区和N+半导体层表面形成有金属层，金属层和N+半导体层接触形成肖特基二极管，该肖特基二极管将脊形波导区包围并通过肖特基二极管对脊形波导区进行载流子注入实现脊形波导区折射率的调节。本发明还公开了一种可调光分路器的制造方法。本发明能减少器件的结电容、减少器件调制时的反向恢复时间，提高器件的调制速度。
-
-
-
-
-
-
-
-
-
搜索结果
103 条记录 (耗时 0.049 秒)
