-
公开(公告)号：CN104576510B
公开(公告)日：2017-08-08
申请号：CN201310509004.8
申请日：2013-10-24
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/768 , H01L21/311
摘要： 本发明公开了一种自对准接触孔刻蚀方法，包括步骤：提供形成有多个栅极结构的硅衬底；淀积氮化硅侧墙；采用HDPCVD工艺沉积包括花苞状结构的第一层磷硅玻璃；对第一层磷硅玻璃进行刻蚀，刻蚀区域由各相邻花苞状结构之间的最小间距自定义；利用第一层磷硅玻璃刻蚀后的图形为掩膜对氮化硅侧墙进行刻蚀；全部去除第一层磷硅玻璃并形成L型栅极侧墙；形成自对准的源漏区；将栅极接触区域窗口处的硬掩膜层和氮化硅侧墙都去除；沉积第二层磷硅玻璃并平坦化；形成未掺杂的第三层二氧化硅；采用光刻工艺定义出自对准接触孔图形并刻蚀形成自对准接触孔。本发明能够降低栅极结构的高度、增加栅极间距，能降低栅极结构之间的PSG填充难度、增强自对准接触孔的刻蚀能力、提高自对准接触孔的刻蚀质量。
-
公开(公告)号：CN104347370B
公开(公告)日：2017-08-08
申请号：CN201310312415.8
申请日：2013-07-23
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/28 , H01L21/336
摘要： 本发明公开了一种提高PMOS器件栅极的负偏压温度稳定性方法，包括步骤：形成栅氧化层和栅极多晶硅并注入硼离子；在栅极多晶硅表面形成金属硅化钨层；进行全面氟离子注入；通过热处理将氟离子扩散到栅极多晶硅中。本发明能减少栅极的硅和氧化硅界面处的应力、以及减少由硅氢键的存在而产生的界面态，能够增加硅和氧化硅界面的稳定性、有效减小PMOS器件的阈值电压漂移，提高PMOS器件栅极的负偏压温度稳定性。
-
公开(公告)号：CN104576532B
公开(公告)日：2017-06-06
申请号：CN201310507102.8
申请日：2013-10-24
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/822
摘要： 本发明公开了一种MOS晶体管和多晶硅电阻电容的集成结构的制造方法，包括步骤：提供一硅衬底；依次形成栅介质层、第一多晶硅层和第二介质层；进行全片的第一次离子注入将第一多晶硅层的电阻值调节到多晶硅电阻所要求的值；进行N型和P型栅极多晶硅的离子注入并进行湿法刻蚀使第二介质层仅位于多晶硅电阻和电容的区域位置表面；依次沉积金属硅化物层和栅极掩模层；采用光刻工艺定义出N型和P型栅极多晶硅、多晶硅电阻和多晶硅电容的位置；刻蚀形成N型和P型栅极多晶硅、多晶硅电阻和多晶硅电容；淀积氮化硅侧墙层并刻蚀形成侧墙；进行N型和P型源漏注入；采用光刻刻蚀工艺形成接触孔。本发明能降低工艺成本，减少工艺的复杂性。
-
公开(公告)号：CN104218001B
公开(公告)日：2017-02-15
申请号：CN201310210343.6
申请日：2013-05-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/1157
摘要： 本发明公开了一种闪存栅极的制造方法，包括步骤：形成浅沟槽场氧隔离出有源区。进行离子注入形成闪存的阱区。在硅衬底的表面依次生长ONO层和多晶硅层并对多晶硅层进行掺杂。在多晶硅层表面沉积金属硅化钨层。依次采用炉管工艺和化学气相淀积工艺生长第四氮化硅层和第五氮化硅层并叠加形成栅极硬掩膜层。采用光刻刻蚀工艺依次对栅极硬掩膜层、金属硅化钨层和多晶硅层进行刻蚀并形成闪存的栅极。本发明能够使栅极保持良好的形貌，能对闪存的ONO缺陷进行良好的修复从而提高闪存的寿命以及消除单独采用化学气相淀积工艺形成氮化硅层时所带来的耐久性测试问题，能有效防止多晶硅耗尽。
-
公开(公告)号：CN103578948B
公开(公告)日：2016-06-08
申请号：CN201210266287.3
申请日：2012-07-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/28 , H01L21/265
摘要： 本发明公开了一种抑制PMOS器件工艺中栅极多晶硅耗尽的方法，包括步骤：在栅极多晶硅中注入硼离子；在栅极多晶硅表面注入铟离子；在栅极多晶硅的表面形成钨硅层。本发明通过在PMOS器件的栅极多晶硅硼注入之后，再进行铟注入，通过铟注入使栅极多晶硅表面发生固态相变，并使栅极多晶硅的表面形成晶界缺陷得到减少的多晶硅新核，多晶硅新核的形成能够降低掺杂原子的扩散速率，阻止硼向栅极多晶硅的表面扩散，能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中栅极多晶硅耗尽现象的发生，使PMOS器件的阈值电压稳定。
-
公开(公告)号：CN103681341B
公开(公告)日：2016-04-13
申请号：CN201210356394.5
申请日：2012-09-21
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/336 , H01L21/28
摘要： 本发明公开了一种抑制PMOS器件阈值电压漂移的方法，包括步骤：在栅极多晶硅中进行硼离子注入；在栅极多晶硅的表面形成金属硅化钨；在金属硅化钨中进行硼离子注入。本发明方法通过在金属硅化钨生长之后，采用硼离子注入向金属硅化钨进行硼掺杂，使金属硅化钨的硼掺杂浓度接近或达到硼原子在金属硅化钨中的固溶度，由于金属硅化钨中硼掺杂浓度已经达到或接近最大值，故能够防止在后续热过程中栅极多晶硅中的硼向栅极多晶硅和金属硅化钨的接触表面扩散，降低了硼原子在金属硅化钨中聚集的风险，从而有效抑制PMOS器件的阈值电压漂移。
-
公开(公告)号：CN104600072A
公开(公告)日：2015-05-06
申请号：CN201310532781.4
申请日：2013-10-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/112 , H01L21/8246
摘要： 本发明公开了一种掩模型只读存储器，有源区和位线都呈纵向排列，字线和接地线都呈横向排列。通过对NMOS存储单元的源区是否进行N型重掺杂来对该单元进行0和1编程，所有漏区和同一位线相连的NMOS存储单元都形成于同一有源区中，相邻的NMOS存储单元的漏区都共用同一重掺杂区；相邻的NMOS存储单元的源区相接触且相邻的源区通过同一接触孔连接到接地线。本发明还公开了一种掩模型只读存储器的制造方法。本发明能降低器件的面积、提高器件的集成度、降低工艺成本。
-
公开(公告)号：CN104576532A
公开(公告)日：2015-04-29
申请号：CN201310507102.8
申请日：2013-10-24
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/822
CPC分类号： H01L27/0629 , H01L21/823437 , H01L28/20 , H01L28/40
摘要： 本发明公开了一种MOS晶体管和多晶硅电阻电容的集成结构的制造方法，包括步骤：提供一硅衬底；依次形成栅介质层、第一多晶硅层和第二介质层；进行全片的第一次离子注入将第一多晶硅层的电阻值调节到多晶硅电阻所要求的值；进行N型和P型栅极多晶硅的离子注入并进行湿法刻蚀使第二介质层仅位于多晶硅电阻和电容的区域位置表面；依次沉积金属硅化物层和栅极掩模层；采用光刻工艺定义出N型和P型栅极多晶硅、多晶硅电阻和多晶硅电容的位置；刻蚀形成N型和P型栅极多晶硅、多晶硅电阻和多晶硅电容；淀积氮化硅侧墙层并刻蚀形成侧墙；进行N型和P型源漏注入；采用光刻刻蚀工艺形成接触孔。本发明能降低工艺成本，减少工艺的复杂性。
-
公开(公告)号：CN104218001A
公开(公告)日：2014-12-17
申请号：CN201310210343.6
申请日：2013-05-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/8247
CPC分类号： H01L21/28282 , H01L21/285 , H01L27/11563
摘要： 本发明公开了一种闪存栅极的制造方法，包括步骤：形成浅沟槽场氧隔离出有源区。进行离子注入形成闪存的阱区。在硅衬底的表面依次生长ONO层和多晶硅层并对多晶硅层进行掺杂。在多晶硅层表面沉积金属硅化钨层。依次采用炉管工艺和化学气相淀积工艺生长第四氮化硅层和第五氮化硅层并叠加形成栅极硬掩膜层。采用光刻刻蚀工艺依次对栅极硬掩膜层、金属硅化钨层和多晶硅层进行刻蚀并形成闪存的栅极。本发明能够使栅极保持良好的形貌，能对闪存的ONO缺陷进行良好的修复从而提高闪存的寿命以及消除单独采用化学气相淀积工艺形成氮化硅层时所带来的耐久性测试问题，能有效防止多晶硅耗尽。
-
公开(公告)号：CN104600072B
公开(公告)日：2017-10-24
申请号：CN201310532781.4
申请日：2013-10-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/112 , H01L21/8246
摘要： 本发明公开了一种掩模型只读存储器，有源区和位线都呈纵向排列，字线和接地线都呈横向排列。通过对NMOS存储单元的源区是否进行N型重掺杂来对该单元进行0和1编程，所有漏区和同一位线相连的NMOS存储单元都形成于同一有源区中，相邻的NMOS存储单元的漏区都共用同一重掺杂区；相邻的NMOS存储单元的源区相接触且相邻的源区通过同一接触孔连接到接地线。本发明还公开了一种掩模型只读存储器的制造方法。本发明能降低器件的面积、提高器件的集成度、降低工艺成本。
-
-
-
-
-
-
-
-
-
搜索结果
27 条记录 (耗时 0.05 秒)
