-
公开(公告)号：CN104392919B
公开(公告)日：2018-03-30
申请号：CN201410664725.0
申请日：2014-11-19
申请人： 上海华力微电子有限公司
发明人： 肖天金
IPC分类号： H01L21/308 , H01L21/336
摘要： 本发明揭示了一种NMOS器件的硅衬底表面的处理方法及NMOS器件的制作方法，在硅衬底上形成凹槽后经清洗将凹槽表面氧化，然后将凹槽氧化物去除，以露出硅衬底表面。然后在经过上述处理步骤之后的硅衬底上生长碳化硅，用于形成源极和漏极，以制作NMOS器件。本发明的制作的硅衬底具有表面清洁度高、粗糙度低的优点，采用本发明的硅衬底制作的NMOS器件具有较佳的电学性能。
-
公开(公告)号：CN104201126B
公开(公告)日：2017-12-22
申请号：CN201410403765.X
申请日：2014-08-15
申请人： 上海华力微电子有限公司
摘要： 本发明提供了一种末端射程损伤的检测方法，在对基底进行离子注入和退火之后，对所述基底进行气态元素的注入，然后分析所述气态元素在所述基底内的分布情况，以检测在所述基底中是否存在未修复的末端射程损伤。本发明还提供了一种末端射程损伤的修复方法，即在检测出未修复的末端射程损伤以后，对之前的离子注入和退火条件加以改善，以找出适合特定工艺的离子注入和退火条件。本发明通过在退火之后加入一个气态元素注入和分析的步骤，能够方便快捷地检测出基底中未修复的末端射程损伤。
-
公开(公告)号：CN103943508B
公开(公告)日：2017-12-15
申请号：CN201410117766.8
申请日：2014-03-27
申请人： 上海华力微电子有限公司
IPC分类号： H01L21/336 , H01L21/265
摘要： 本发明公开了一种PMOS器件的制造方法，包括以下步骤：提供半导体衬底，其中所述半导体衬底的PMOS区域上形成有栅极结构；在所述PMOS区域进行低温离子注入以形成非晶硅层；对所述PMOS区域刻蚀形成源/漏区的沟槽；以及在所述沟槽中选择性外延生长嵌入式锗硅层以形成嵌入式源/漏区。本发明能够降低嵌入式锗硅位错缺陷，提高器件的性能。
-
公开(公告)号：CN105590840A
公开(公告)日：2016-05-18
申请号：CN201410562325.9
申请日：2014-10-21
申请人： 上海华力微电子有限公司
IPC分类号： H01L21/20 , H01L21/8238
摘要： 本发明提供了一种嵌入式锗硅的制备方法，包括：提供硅衬底，该衬底上形成有PMOS晶体管的栅极结构，所述栅极结构两侧的硅衬底内形成有凹槽；使用原子层沉积在所述凹槽内形成硅籽晶层；使用原子层沉积形成SiGe薄膜，该SiGe薄膜覆盖所述硅籽晶层；在所述凹槽内沉积SiGe层，所述SiGe层位于该SiGe薄膜上并填满所述凹槽。本发明的方法能够得到低缺陷、粗糙度良好的硅和锗硅表面，从而能够形成低位错缺陷的嵌入式SiGe。
-
公开(公告)号：CN103594311B
公开(公告)日：2016-05-11
申请号：CN201310566540.1
申请日：2013-11-13
申请人： 上海华力微电子有限公司
IPC分类号： H01J37/317 , H01L21/265
摘要： 一种将点状离子束注入机导入量产的方法，包括：步骤S1：通过带状离子束注入机获取匹配系数为1.0的标准晶圆，并进一步获取方块电阻；步骤S2：通过点状离子束注入机，在测试晶圆上采用分割注入法获取剂量匹配系数为（1.0-a）的第一测试区、匹配系数为1.0的第二测试区、匹配系数为（1.0+b）的第三测试区，并进一步获取方块电阻；步骤S3：比较测试晶圆和标准晶圆之方块电阻，以测试晶圆和标准晶圆之方块电阻相等时的匹配系数为点状离子束注入机台的剂量匹配系数。本发明不仅提高整体设备利用率，减少剂量匹配过程中的晶圆使用量，降低生产成本；而且，通过本发明方法将所述点状离子束注入机导入量产，所获得的产品性能稳定、替代性强。
-
公开(公告)号：CN105047551A
公开(公告)日：2015-11-11
申请号：CN201510489014.9
申请日：2015-08-11
申请人： 上海华力微电子有限公司
CPC分类号： H01L21/28518 , H01L21/02068
摘要： 本发明提供了一种镍化硅合金的制备方法，在制备镍化硅合金之前，依次采用低温氧气处理、湿法浸润式预清洗、硅钴镍预清洗，从而消除原生氧化物；然后，进行第一道快速热处理工艺，形成镍化硅金属；去除没有反应的镍化硅金属部分；进行第二道快速热处理工艺，形成镍化硅合金；其中，低温氧气处理的过程，用来消除因原生氧化物的不均匀性导致的半导体器件衬底的不均匀的缺陷；硅钴镍预清洗用来消除原生氧化物，使镍化硅合金与半导体器件衬底中硅的界面更加平稳光滑，并进一步使得镍化硅合金的厚度均匀性得到提升，而且避免因原生氧化物导致的金字塔缺陷，进而改善接触电阻的均匀性和避免半导体器件产生漏电。
-
公开(公告)号：CN104795315A
公开(公告)日：2015-07-22
申请号：CN201510179485.X
申请日：2015-04-15
申请人： 上海华力微电子有限公司
IPC分类号： H01L21/02 , H01L21/28 , H01L21/336
CPC分类号： H01L21/28 , C23C16/44 , H01L21/02271 , H01L21/02532 , H01L21/0257 , H01L21/0262 , H01L21/28008 , H01L29/401 , H01L29/66477
摘要： 本发明提供一种非晶硅薄膜及一种半导体器件的制造方法，所述非晶硅薄膜的制造方法采用两步成膜工艺，第一步成膜阶段使用原子层沉积方式沉积晶粒较小和均匀性良好的第一非晶硅层，第二步成膜阶段在第一非晶硅层上沉积掺杂碳原子或氮原子的第二非晶硅层，在第二非晶硅层的晶格中掺杂碳原子或氮原子，可避免硅原子在第一非晶硅层的硅晶粒上连续沉积，进而得到晶粒尺寸较小的非晶硅薄膜。同时，所述半导体器件的制造方法，采用非晶硅薄膜的制造方法获得较小晶粒尺寸的非晶硅，以满足器件性能要求，尤其是较小晶粒尺寸的非晶硅用作虚拟非晶硅栅极后，可以在其去除后形成侧壁较为平整的沟槽，以改善后续金属栅的沉积形貌，进而改善漏电性能。
-
公开(公告)号：CN104332396A
公开(公告)日：2015-02-04
申请号：CN201410440502.6
申请日：2014-09-01
申请人： 上海华力微电子有限公司
IPC分类号： H01L21/265 , H01J37/317
CPC分类号： H01L21/265 , H01J37/317
摘要： 本发明公开了一种将异型中电流离子注入机导入量产的方法，通过将已在现实中应用的可变式注入硅片法，来进行新型中电流离子注入机和旧型中电流离子注入机之间的剂量匹配，可节省上百枚硅片，实现生产成本的降低，同时也节省了生产时间，进而提高了生产效率和经济效益。
-
公开(公告)号：CN104201109A
公开(公告)日：2014-12-10
申请号：CN201410443794.9
申请日：2014-09-02
申请人： 上海华力微电子有限公司
IPC分类号： H01L21/336
CPC分类号： H01L21/28158 , H01L21/28255
摘要： 本发明提供一种用于制备等离子氮化栅极介质层的方法，其特征在于，包括以下步骤：提供衬底；在所述衬底上形成二氧化硅层；在-100℃～0℃的温度条件下，向所述二氧化硅层中掺杂氮。在-100℃～0℃的低温条件下进行氮掺杂，降低氮离子的扩散效应，使更多的氮离子聚集在二氧化硅层的上表面，能够打断更多的Si-O键来与氮离子键合，提高等离子氮化栅极介质层的上表面氮含量，既能降低漏电流密度，又能提供高的栅极电容，从而提高器件的可靠性，抑制B+从栅极多晶硅扩散到栅氧中。
-
公开(公告)号：CN104157602A
公开(公告)日：2014-11-19
申请号：CN201410427369.0
申请日：2014-08-27
申请人： 上海华力微电子有限公司
IPC分类号： H01L21/762
摘要： 本发明提供了一种浅沟槽隔离结构的制备方法，包括依次进行：在半导体衬底中形成沟槽、在沟槽中形成线形氧化层、在沟槽内填充隔离介质层和高温退火，其中，形成线形氧化层的方法包括：在沟槽的内表面沉积氮化层；氧化氮化层，在沟槽的内表面形成氮氧化层。沉积了氮化层之后再进行氧化，可以圆滑沟槽表面和缓解沟槽内的应力，还可以避免直接对沟槽侧壁进行氧化对沟槽侧壁材料的严重损耗，进而增加了后续退火过程中含氧基团或形成的H2O向半导体衬底中的扩散的难度；氮氧化层可以作为后续沟槽填充的过渡性材料，还可以有效阻止后续退火过程中含氧基团或形成的H2O的扩散到沟槽侧壁的衬底，避免对有源区边界的氧化，从而减少有源区临界尺寸的缩小。
-
-
-
-
-
-
-
-
-
搜索结果
85 条记录 (耗时 0.042 秒)
