公开(公告)号：CN103871953B

公开(公告)日：2017-01-04

申请号：CN201410106819.6

申请日：2014-03-20

Applicant: 上海华力微电子有限公司

Inventor： 桑宁波 ,  雷通 ,  贺忻 ,  方精训

IPC: H01L21/762 ,  H01L21/316

Abstract: 本发明公开了一种沟槽填充方法，其方法为：提供一形成有浅沟槽的半导体结构；采用高密度等离子体化学气相沉积工艺在所述浅沟槽中填充二氧化硅薄膜，且使所述二氧化硅薄膜的顶部处于所述半导体结构的顶部下方一定距离处；对所述沟槽中暴露的表面进行热氧化工艺，以继续生长一定厚度的二氧化硅；进行退火工艺；采用等离子体化学气相沉积工艺继续制备二氧化硅，以填充浅沟槽中的剩余部分。这样被等离子损伤的表面单晶硅会被热氧化从而修复浅沟槽顶部的损伤，而浅沟槽的顶部才是器件工作的区域，因此损伤的修复会大大提高器件可靠性。

公开(公告)号：CN103489825B

公开(公告)日：2016-01-20

申请号：CN201310432018.4

申请日：2013-09-22

Applicant: 上海华力微电子有限公司

Inventor： 桑宁波 ,  贺忻 ,  雷通

IPC: H01L21/77 ,  H01L21/336

Abstract: 本发明提供了一种解决氮化硅和镍硅化物界面剥落问题的工艺方法，包括：第一步骤，在光刻胶上定义出MOS结构的栅极、源漏，在硅片上形成MOS结构的栅极和源漏；第二步骤，通过离子注入工艺对源漏进行离子注入；第三步骤，通过物理气相沉积，在源漏接触和多晶硅栅极界面沉积镍铂合金，进而形成镍硅化物，形成源漏接触和栅极接触；第四步骤，通过等离子体处理对镍硅化物进行表面处理；第五步骤，对镍硅化物接触的表面处理完成后紧接着通过等离子体化学气相沉积形成氮化硅薄膜。

公开(公告)号：CN104835755A

公开(公告)日：2015-08-12

申请号：CN201510213537.0

申请日：2015-04-29

Applicant: 上海华力微电子有限公司

Inventor： 桑宁波 ,  李润领 ,  关天鹏

IPC: H01L21/66

CPC classification number: H01L22/20

Abstract: 本发明公开了一种离子注入损伤深度的测试方法，包括在硅片衬底上生长高应力的氮化硅薄膜，进行离子注入释放氮化硅薄膜的应力，对氮化硅薄膜进行若干次一定时间的湿法刻蚀并测厚，得出氮化硅损耗；将每次刻蚀后的氮化硅损耗与本征氮化硅损耗进行对比，当二者的差异落入一差异率限值内时，对氮化硅损耗进行加和，计算出总的氮化硅损耗量，该总的氮化硅损耗量即为所述氮化硅薄膜被离子注入损伤的深度值。本发明能监控离子注入工艺在氮化硅中的注入损伤深度，实现精确控制离子在氮化硅中的注入深度，为等离子注入释放应力应用到CESL高应力薄膜上提供了检测手段。

公开(公告)号：CN104752232A

公开(公告)日：2015-07-01

申请号：CN201510144259.8

申请日：2015-03-30

Applicant: 上海华力微电子有限公司

Inventor： 桑宁波 ,  李润领 ,  关天鹏

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L21/265 ,  H01L29/06 ,  H01L29/0607 ,  H01L29/66477

Abstract: 本发明提供一种改善热载流子注入损伤的离子注入方法，通过在侧墙刻蚀前对漏极区域增加一步紫外线处理工艺，使得漏极区域上方的侧墙层与源极区域上方的侧墙层具有不同的刻蚀速率，进而使源极侧墙的截面宽度小于漏极侧墙的截面宽度，导致漏端的掺杂离子离沟道距离被拉远，而源端的掺杂离子与沟道和衬底的距离被拉近，降低了漏端的纵向电场强度，减小了器件热载流子注入的损伤。

公开(公告)号：CN104716083A

公开(公告)日：2015-06-17

申请号：CN201510126617.2

申请日：2015-03-20

Applicant: 上海华力微电子有限公司

Inventor： 鲍宇 ,  周晓强 ,  周海锋 ,  桑宁波 ,  李润领

IPC: H01L21/762 ,  H01L21/8238

Abstract: 本发明提供了一种形成浅槽隔离的方法，包括：利用掩模在硅片的NMOS区域和PMOS区域成第一凹槽；在NMOS区域的第一凹槽和PMOS区域的第一凹槽中填充第一氧化物；在硅片表面布置光阻，并且去除PMOS区域上的光阻；对PMOS区域的第一凹槽中的第一氧化物进行回蚀以在PMOS区域中形成第二凹槽；去除NMOS区域上的光阻；对NMOS区域的第一凹槽和PMOS区域的第一凹槽中的第一氧化物进行回蚀，以在第一凹槽中形成第三凹槽，并且使得第二凹槽深度变深；在第二凹槽和第三凹槽中填充第二氧化物。

公开(公告)号：CN104505344A

公开(公告)日：2015-04-08

申请号：CN201410411961.1

申请日：2014-08-20

Applicant: 上海华力微电子有限公司

Inventor： 鲍宇 ,  桑宁波 ,  雷通

IPC: H01L21/311

Abstract: 本发明提供一种形成多孔超低介电材料的方法，包括：步骤S01：在一半导体衬底上依次沉积介电阻挡层以及含有致孔剂的低介电常数层；步骤S02：对低介电常数层表面进行氧气等离子体处理；步骤S03：去除氧化层；步骤S04：去除致孔剂；步骤S05：在处理后的低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层。本发明提供的形成多孔超低介电材料的方法中，通过去除低介电常数层表面的氧化层，可以提高去除致孔剂的效率，在紫外线处理或加热处理过程中，使得低介电常数层中的有机物被充分分解，从而得到较低的低介电常数。此外，通过去除氧化层可以避免沟槽结构的侧壁出现凹陷，保持刻蚀后的沟槽结构的侧壁平坦化。

公开(公告)号：CN104157600A

公开(公告)日：2014-11-19

申请号：CN201410403364.4

申请日：2014-08-15

Applicant: 上海华力微电子有限公司

Inventor： 鲍宇 ,  周晓强 ,  桑宁波 ,  雷通

IPC: H01L21/762

CPC classification number: H01L21/76232

Abstract: 本发明的浅沟槽结构的制备方法，包括：提供半导体衬底，在所述半导体衬底上沉积一刻蚀掩模层；选择性刻蚀所述掩膜层和所述半导体衬底，在所述掩膜层在中形成一开口，并在所述半导体衬底中形成一浅沟槽；沉积一保护氧化层，所述保护氧化层覆盖所述浅沟槽和所述掩膜层；对所述保护氧化层进行第一退火处理；在所述保护氧化层上沉积一填充氧化层；对所述填充氧化层进行一第二退火处理；对所述填充氧化层进行一第三退火处理；进行研磨平坦化，去除所述填充氧化层和所述保护氧化层。本发明的浅沟槽结构的制备方法中，所述保护氧化层可以避免在进行所述第二退火处理的过程中所述浅沟槽结构下面的半导体衬底被氧化，从而提高形成的半导体器件的性能。

公开(公告)号：CN103972161A

公开(公告)日：2014-08-06

申请号：CN201410192806.5

申请日：2014-05-08

Applicant: 上海华力微电子有限公司

Inventor： 雷通 ,  桑宁波

IPC: H01L21/768 ,  H01L21/02

CPC classification number: H01L21/76898

Abstract: 本发明提供了一种用于硅通孔形貌修正的SiCoNi蚀刻方法，其中在通过波什刻蚀方式在晶圆的半导体衬底内形成侧壁形成有二氧化硅绝缘层的通孔之后依次执行下述步骤：第一步骤，用于在反应腔中产生刻蚀剂，其中半导体衬底布置在反应腔中的刻蚀初始位置；第二步骤，用于利用所产生的刻蚀剂在反应腔中对通孔侧壁形成的二氧化硅绝缘层进行刻蚀；第三步骤，用于使得晶圆进入反应腔中的加热位置；第四步骤，用于在大于100℃的温度下对晶圆加热以对晶圆执行退火工艺；第五步骤，用于在退火工艺之后抽走反应腔中的气体；第六步骤，用于利用氧气对晶圆执行等离子处理；第七步骤，用于使晶圆返回至反应腔中的刻蚀初始位置。

公开(公告)号：CN103972057A

公开(公告)日：2014-08-06

申请号：CN201410228262.3

申请日：2014-05-27

Applicant: 上海华力微电子有限公司

Inventor： 桑宁波 ,  李润领

IPC: H01L21/027 ,  H01L21/311

CPC classification number: H01L21/0338

Abstract: 本发明提供了一种半导体精细特征尺寸图形的形成方法，包括：在半导体衬底上形成掩模层；对衬底上的掩模层进行光刻并刻蚀，以形成具有第一特征尺寸的掩模图形；在第一图形上沉积一层氮化硅作为共形层，覆盖暴露出来的衬底表面以及掩模图形的侧墙；在所述氮化硅共形层的基础上沉积填充层；通过化学机械研磨对填充层及氮化硅共形层进行平坦化，直至暴露出掩模层的顶部；选择性的去除掩模层以及填充层，仅留下半导体衬底以及氮化硅共形层；利用氮化硅共形层作为刻蚀掩模对衬底进行刻蚀，形成具有小于第一特征尺寸的第二特征尺寸的掩模图形。本发明可将光刻的物理限制打破，得到更小尺寸的图形。

公开(公告)号：CN103928396A

公开(公告)日：2014-07-16

申请号：CN201410138988.8

申请日：2014-04-08

Applicant: 上海华力微电子有限公司

Inventor： 朱亚丹 ,  周军 ,  桑宁波

IPC: H01L21/768

CPC classification number: H01L21/76843

Abstract: 本发明在扩大沟槽开口之前，先在所述沟槽的内壁上形成衬垫层，以保护所述沟槽的中下部，防止其在后续扩大开口的过程中被蚀刻而使沟槽的形貌变得弯曲；然后再进行沟槽开口扩大的步骤，使得所述沟槽的中部和底部的尺寸不会偏离目标值，以顺利进行后续的淀积过程。