基于电子干涉的反相器
    1.
    发明公开

    公开(公告)号:CN115244707A

    公开(公告)日:2022-10-25

    申请号:CN202180017836.0

    申请日:2021-02-02

    Abstract: 半导体器件包括至少三个臂。第一臂和第二臂的沟道延伸至第三臂的沟道。当因第一电压的施加而产生的电流从第一臂向第二臂流动时,生成从第一臂和第二臂的沟道到第三臂的沟道的弹道电子流。鳍结构位于第三臂中并且包括处于该鳍结构上方的栅极。栅极是使用第二电压来控制的。鳍结构被形成为对能量场结构进行感应,该能量场结构按第二电压的量移位,以控制栅极的弹道电子流穿过的开口,从而使弹道电子经受衍射然后经受干涉,该开口又改变耗尽宽度。

    无刻蚀ALGaN GaN三栅晶体管
    4.
    发明公开

    公开(公告)号:CN115298831A

    公开(公告)日:2022-11-04

    申请号:CN202180022952.1

    申请日:2021-02-09

    Abstract: 包括源极、栅极和漏极的场效应晶体管器件的设备和方法。该晶体管包括位于源极、栅极和漏极下方的半导体区域位置。使得半导体区域可以包括氮化镓(GaN)层和III族元素氮化物(III‑N)层。其中,GaN层包括带隙,并且III‑N层包括带隙。使得III‑N层带隙高于GaN层带隙。半导体区域的子区域位于栅极下方并且在子区域中的选定位置处掺杂有Mg离子。

    无源负电感器和制造无源负电感器的方法

    公开(公告)号:CN120035872A

    公开(公告)日:2025-05-23

    申请号:CN202380072833.6

    申请日:2023-08-18

    Abstract: 本公开公开了一种负电感器装置(300)。该负电感器装置包括负电感器(200),其包括铁磁材料(200)和布置在铁磁材料内部的导电材料(203)。该负电感器装置还包括限流电路(301),其电联接到负电感器并且被配置为供应大小在一定范围(307)内的电流(303),该范围由铁磁材料的电流‑能量曲线的第一局部最小值(121a)和第二局部最小值(121b)限定。

    超结选通AlGaN GaN HEMT
    7.
    发明公开

    公开(公告)号:CN115298832A

    公开(公告)日:2022-11-04

    申请号:CN202180022980.3

    申请日:2021-02-26

    Abstract: 一种晶体管器件,包括源极(104)和漏极(105),所述源极和所述漏极位于沿竖直方向(V)的一位置处的水平面处。栅极(111)位于沿所述竖直方向比源极和漏极水平面更高的水平面处。所述源极和漏极水平面下方的第一区域包括第一III族氮化物(III‑N)层、所述第一III‑N层上的第二III‑N层。所述栅极下方的第二区域包括第一III‑N层、所述第一III‑N层上的第二III‑N层以及所述第二III‑N层上的第三III‑N层。所述第三III‑N层在沿晶体管的宽度的选择性位置处延伸穿过所述第二III‑N层并延伸到所述第一III‑N层的一部分中。所述第三III‑N层为P型掺杂的,并且所述第一III‑N和第二III‑N层为非故意掺杂的。

    高电子迁移率晶体管及用于制造高电子迁移率晶体管的方法

    公开(公告)号:CN111727507A

    公开(公告)日:2020-09-29

    申请号:CN201880089353.X

    申请日:2018-08-20

    Abstract: 一种高电子迁移率晶体管(HEMT)包括沟道半导体结构(160),其包括层的堆叠体,该层的堆叠体按照层的材料的极化幅度的顺序布置在彼此顶部上,以在由堆叠体中各对层形成的异质结处形成多个载流子沟道。层的堆叠体包括第一层和第二层。第一层的极化幅度大于在堆叠体中布置在第一层下方的第二层的极化幅度,并且第一层的宽度小于第二层的宽度以形成沟道半导体结构的阶梯轮廓。HEMT包括包含重掺杂半导体材料的源极半导体结构(140)和包含重掺杂半导体材料的漏极半导体结构(150)。HEMT包括源极(110)、漏极(120)以及调制载流子沟道的导电率的栅极(130)。栅极具有阶梯形状,该阶梯形状具有跟踪沟道半导体结构的阶梯轮廓的趋势和竖直部。

    具有可调阈值电压的高电子迁移率晶体管

    公开(公告)号:CN111201609A

    公开(公告)日:2020-05-26

    申请号:CN201880053671.0

    申请日:2018-03-30

    Abstract: 一种高电子迁移率晶体管包括:一组电极,诸如源极(110)、漏极(120)、顶栅极(130)和侧栅极(140,150);并且包括具有在源极和漏极之间延伸的鳍的半导体结构。顶栅极布置在鳍的顶部上,并且侧栅极距顶栅极一定距离而布置在鳍的侧壁上。半导体结构包括位于顶栅极下方的覆盖层(101)和布置在覆盖层下方以用于提供导电性的沟道层(102)。覆盖层包括氮化物基半导体材料,以使异质结能够在源极和漏极之间形成载流子沟道。

Patent Agency Ranking