公开(公告)号：CN1222766A

公开(公告)日：1999-07-14

申请号：CN98123418.6

申请日：1995-12-07

Applicant: 三菱电机株式会社

Inventor： 木村广嗣 ,  西村正 ,  鹤田孝弘 ,  有本和民 ,  山形整人 ,  藤岛一康

IPC: H01L27/10 ,  H01L27/108 ,  H01L21/8239

CPC classification number: H01L27/10852

Abstract: 在一种半导体器件及其制造方法中,在邻接第二杂质区(6)的端部设置一隔离绝缘膜(2),还带有延伸到半导体衬底(1)的凹槽。这就去掉了存在于隔离绝缘膜端部的晶体缺陷,因而防止了从存储结点(10)在此部分的漏电流。因此,在邻接杂质区的隔离氧化膜的端部的凹槽构造去掉了在此区域的晶体缺陷,于是消除了漏电的可能性。

公开(公告)号：CN1132940A

公开(公告)日：1996-10-09

申请号：CN95120238.3

申请日：1995-12-07

Applicant: 三菱电机株式会社

Inventor： 木村广嗣 ,  西村正 ,  鹤田孝弘 ,  有本和民 ,  山形整人 ,  藤岛一康

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/335 ,  H01L21/8239

CPC classification number: H01L27/10852

Abstract: 在一种半导体器件及其制造方法中，在邻接第二杂质区(6)的端部设置一隔离绝缘膜(2)，还带有延伸到半导体衬底(1)的凹槽。这就去掉了存在于隔离绝缘膜端部的晶体缺陷，因而防止了从存储结点(10)在此部分的漏电流。因此，在邻接杂质区的隔离氧化膜的端部的凹槽构造去掉了在此区域的晶体缺陷，于是消除了漏电的可能性。

公开(公告)号：CN1039859C

公开(公告)日：1998-09-16

申请号：CN95119435.6

申请日：1995-12-21

Applicant: 三菱电机株式会社

Inventor： 大芦敏行 ,  松房次郎 ,  荣森贵尚 ,  西村正

IPC: H01L27/10 ,  H01L29/772 ,  H01L29/788

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L29/78606 ,  H01L29/78609

Abstract: 在半导体基板(1b)中与其主表面不相连的位置处形成一个埋层绝缘层(2)。在半导体基板(1b)的主表面中形成一个LOCOS绝缘膜(3b)，用于使有源区之间彼此绝缘。在有源区里形成薄膜晶体管。该薄膜晶体管具有栅极电极(8)，该电极形成于有源区上边，中间夹有栅极绝缘层(7)。在半导体基板(1b)的主表面中栅极电极(8)的两侧形成一对源/漏层(5)。在半导体基板(1b)中在埋层绝缘层(2)的紧下边形成一个高浓度杂质层(15)。

公开(公告)号：CN1053296C

公开(公告)日：2000-06-07

申请号：CN95120238.3

申请日：1995-12-07

Applicant: 三菱电机株式会社

Inventor： 木村广嗣 ,  西村正 ,  鹤田孝弘 ,  有本和民 ,  山形整人 ,  藤岛一康

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/335 ,  H01L21/8239

CPC classification number: H01L27/10852

Abstract: 在一种半导体器件及其制造方法中，在邻接第二杂质区(6)的端部设置一隔离绝缘膜(2)，还带有延伸到半导体衬底(1)的凹槽。这就去掉了存在于隔离绝缘膜端部的晶体缺陷，因而防止了从存储结点(10)在此部分的漏电流。因此，在邻接杂质区的隔离氧化膜的端部的凹槽构造去掉了在此区域的晶体缺陷，于是消除了漏电的可能性。

公开(公告)号：CN1152432C

公开(公告)日：2004-06-02

申请号：CN98123418.6

申请日：1995-12-07

Applicant: 三菱电机株式会社

Inventor： 木村广嗣 ,  西村正 ,  鹤田孝弘 ,  有本和民 ,  山形整人 ,  藤岛一康

IPC: H01L27/10 ,  H01L27/108 ,  H01L21/8239

CPC classification number: H01L27/10852

Abstract: 在一种半导体器件及其制造方法中，在邻接第二杂质区(6)的端部设置一隔离绝缘膜(2)，还带有延伸到半导体衬底(1)的凹槽。这就去掉了存在于隔离绝缘膜端部的晶体缺陷，因而防止了从存储结点(10)在此部分的漏电流。因此，在邻接杂质区的隔离氧化膜的端部的凹槽构造去掉了在此区域的晶体缺陷，于是消除了漏电的可能性。

公开(公告)号：CN1130808A

公开(公告)日：1996-09-11

申请号：CN95119435.6

申请日：1995-12-21

Applicant: 三菱电机株式会社

Inventor： 大芦敏行 ,  松房次郎 ,  荣森贵尚 ,  西村正

IPC: H01L27/10 ,  H01L29/772 ,  H01L29/788

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L29/78606 ,  H01L29/78609

Abstract: 在半导体基板(1b)中与其主表面不相连的位置处形成一个埋层绝缘层(2)。在半导体基板(1b)的主表面中形成一个LOCOS绝缘膜(3b)，用于使有源区之间彼此绝缘。在有源区里形成薄膜晶体管。该薄膜晶体管具有栅极电极(8)，该电极形成于有源区上边，中间夹有栅极绝缘层(7)。在半导体基板(1b)的主表面中栅极电极(8)的两侧形成一对源/漏层(5)。在半导体基板(1b)中在埋层绝缘层(2)的紧下边形成一个高浓度杂质层(15)。