半导体集成电路装置
    1.
    发明授权

    公开(公告)号:CN1228847C

    公开(公告)日:2005-11-23

    申请号:CN02129858.0

    申请日:2002-08-20

    CPC classification number: G11C5/025 G11C7/1006 G11C2207/105

    Abstract: 将半导体芯片分割成以焊磐围绕的第1半导体区域和焊磐外部的区域,将存储器配置于此焊磐外部区域。而且,将配置于这些第1半导体区域内的存储器和配置于焊磐外部的存储器,分别通过各自的存储器总线及选择器与总线接口部件耦合。用2相的相互相位没有不同的时钟信号驱动此选择器。提供即使针对记忆装置记忆容量的变更,也可以容易地应对,且不论总线接线长度的变更,可以高速地且低能耗地转送信号/数据的半导体集成电路装置。

    微型计算机
    3.
    发明授权

    公开(公告)号:CN1138213C

    公开(公告)日:2004-02-11

    申请号:CN98119292.0

    申请日:1998-09-18

    Inventor: 池本政彦

    CPC classification number: G06F1/3237 G06F1/3203 G06F1/325 Y02D10/128

    Abstract: 消除向低耗电模式转移时的尖峰耗电。控制信号发生电路4通过控制振荡电路2和控制电路3A、3B,实现供给时钟MC、PC二者的常规模式、只供给时钟PC的低耗电模式即等待模式和停止供给时钟MC、PC二者的另一低耗电模式即停止模式三种模式。指示控制信号发生电路4的控制的控制输入信号EI、SI不通过CPU5、而是根据外部请求信号ERA、ERB直接从ICU6输入。向低耗电模式的转移不需要CPU5动作,故没有尖峰耗电。

    半导体集成电路装置
    4.
    发明公开

    公开(公告)号:CN1411064A

    公开(公告)日:2003-04-16

    申请号:CN02129858.0

    申请日:2002-08-20

    CPC classification number: G11C5/025 G11C7/1006 G11C2207/105

    Abstract: 将半导体芯片分割成以焊磐围绕的第1半导体区域和焊磐外部的区域,将存储器配置于此焊磐外部区域。而且,将配置于这些第1半导体区域内的存储器和配置于焊磐外部的存储器,分别通过各自的存储器总线及选择器与总线接口部件耦合。用2相的相互相位没有不同的时钟信号驱动此选择器。提供即使针对记忆装置记忆容量的变更,也可以容易地应对,且不论总线接线长度的变更,可以高速地且低能耗地转送信号/数据的半导体集成电路装置。

    微型计算机
    5.
    发明公开

    公开(公告)号:CN1224198A

    公开(公告)日:1999-07-28

    申请号:CN98119292.0

    申请日:1998-09-18

    Inventor: 池本政彦

    CPC classification number: G06F1/3237 G06F1/3203 G06F1/325 Y02D10/128

    Abstract: 消除向低耗电模式转移时的尖峰耗电。控制信号发生电路4通过控制振荡电路2和控制电路3A、3B,实现供给时钟MC、PC二者的常规模式、只供给时钟PC的低耗电模式即等待模式和停止供给时钟MC、PC二者的另一低耗电模式即停止模式三种模式。指示控制信号发生电路4的控制的控制输入信号EI、SI不通过CPU5、而是根据外部请求信号ERA、ERB直接从ICU6输入。向低耗电模式的转移不需要CPU5动作,故没有尖峰耗电。

Patent Agency Ranking