公开(公告)号：CN108604901B

公开(公告)日：2022-04-12

申请号：CN201680080475.3

申请日：2016-12-15

Applicant: 三美电机株式会社

Inventor： 井上文裕 ,  茂木朗

IPC: H03M1/10 ,  H03M1/38 ,  H03M1/68 ,  H03M1/74

Abstract: 将预定位数的数字信号转换为模拟信号的D/A转换器具有：多个结构要素群，其包括构成上述D/A转换器的多个结构要素，按照预定的顺序与输出上述模拟信号的输出部连接；以及开始位置变更部，其在生成与上述数字信号对应的一个模拟信号时，使用预先决定的移位模式来变更上述一个模拟信号的生成所使用的上述多个结构要素群的开始位置。

公开(公告)号：CN103309395B

公开(公告)日：2016-04-27

申请号：CN201310067904.1

申请日：2013-03-04

Applicant: 三美电机株式会社

Inventor： 井上文裕

IPC: G05F3/30

CPC classification number: G05F3/02 ,  G05F3/30

Abstract: 本发明提供一种可以容易地调整带隙基准电压的大小的带隙基准电路。带隙基准电路具备：根据由于晶体管（Q1）的基极发射极间的PN结的正向电压和晶体管（Q2）的基极发射极间的PN结的正向电压的电压差而在电阻（R0）中流过的基准电流（I0），作为基准电压输出带隙基准电压（VBG）的基准电压生成电路（23）；对基准电流（I0）加减修正电流（It）的修正电流加减运算电路（22）。

公开(公告)号：CN103098374B

公开(公告)日：2016-01-20

申请号：CN201180043430.6

申请日：2011-07-22

Applicant: 三美电机株式会社

Inventor： 井上文裕

IPC: H03K5/08 ,  H03M1/12

CPC classification number: H03K5/24 ,  H03K5/2481 ,  H03K5/249

Abstract: 一种比较器，具备：与时钟信号（CLK）同步地导通/截止的晶体管（M0）、与晶体管（M0）的导通/截止同步地进行比较动作的差动对（M1、M2）、输出差动对（M1、M2）的比较结果的正反馈部（F1），正反馈部具备：在PMOS晶体管（M3）与NMOS晶体管（M4）之间插入的电阻（R1）、以及在PMOS晶体管（M5）与NMOS晶体管（M6）之间插入的电阻（R2），正反馈部在电阻（R1）的低电位侧连接PMOS晶体管（M5）的栅极，在电阻（R1）的高电位侧连接NMOS晶体管（M6）的栅极，在电阻（R2）的低电位侧连接PMOS晶体管（M3）的栅极，在电阻（R2）的高电位侧连接NMOS晶体管（M4）的栅极。

公开(公告)号：CN103081359B

公开(公告)日：2015-09-09

申请号：CN201180042603.2

申请日：2011-09-05

Applicant: 三美电机株式会社

Inventor： 井上文裕

IPC: H03K5/08 ,  H03F3/45

CPC classification number: H03K5/24 ,  H03F3/45192 ,  H03F2203/45356 ,  H03K3/0231 ,  H03K5/2481

Abstract: 一种差动电路，其具有：第一输入部，其输入第一输入电压；第二输入部，其输入第二输入电压；共同的基准电压输入部，其输入基准电压，并与所述第一输入部和所述第二输入部分别成对地构成差动对；电流源，其驱动所述差动对；电流镜，其根据如下电流生成第一输出电流以及第二输出电流，该电流是根据所述第一输入电压与所述基准电压的第一电压差以及所述第二输入电压与所述基准电压的第二电压差中至少一个电压差而流过所述基准电压输入部的电流；第一输出部，其对应于根据所述第一电压差而流过所述第一输入部的电流、以及所述第一输出电流，输出对应于所述第一电压差的信号；以及第二输出部，其对应于根据所述第二电压差而流过所述第二输入部的电流、以及所述第二输出电流，输出对应于所述第二电压差的信号。

公开(公告)号：CN102244508B

公开(公告)日：2015-04-22

申请号：CN201110111884.4

申请日：2011-04-27

Applicant: 三美电机株式会社

Inventor： 山本康介 ,  井上文裕

IPC: H03K17/22

CPC classification number: H03K17/223

Abstract: 本发明提供一种能降低电路的消耗电流的上电复位电路。上电复位电路具备：比较器(C2)，其在由电阻分压电路(R3、R4)得出的电源电压(VDD)的检测电压(Vc)超过基准电压(Vref)时，输出复位解除信号；电压检测电路(D2)，其检测比基准电压(Vref)高的预定电压；开关(M1、M2)，其在由第2电压检测电路(D2)检测出所述的预定电压时切断电阻分压电路(R3、R4)和比较器(C2)中流过的电流；以及补偿电路，其在由开关(M1、M2)切断了电流时，对复位解除信号的输出进行补偿，上电复位电路将第2电压检测电路(D2)的消耗电流设定得比电阻分压电路(R3、R4)和比较器(C2)的总计消耗电流低。

公开(公告)号：CN102376704A

公开(公告)日：2012-03-14

申请号：CN201110196293.1

申请日：2011-07-12

Applicant: 三美电机株式会社

Inventor： 井上文裕

IPC: H01L27/02

CPC classification number: H01L27/0203 ,  H01L21/761 ,  H01L27/0629

Abstract: 本发明的目的在于提供一种半导体集成电路装置，其充分抑制从数字电路向模拟电路的噪声混入。该半导体集成电路装置，分离为形成数字电路的数字电路区域和形成模拟电路的模拟电路区域，将模拟电路区域分离为形成模拟电路的有源元件的有源元件区域和形成模拟电路的无源元件的无源元件区域，将无源元件区域配置在与数字电路区域相邻的区域中，将有源元件区域配置在远离数字电路区域的区域中，在该半导体集成电路装置中，在无源元件区域的半导体衬底中形成与半导体衬底的导电型不同的第一导电型的第一阱，在第一阱内形成与第一阱的第一导电型不同的第二导电型的第二阱，在第二阱上隔着元件隔离膜布设了无源元件。

公开(公告)号：CN102244508A

公开(公告)日：2011-11-16

申请号：CN201110111884.4

申请日：2011-04-27

Applicant: 三美电机株式会社

Inventor： 山本康介 ,  井上文裕

IPC: H03K17/22

CPC classification number: H03K17/223

Abstract: 本发明提供一种能降低电路的消耗电流的上电复位电路。上电复位电路具备：比较器(C2)，其在由电阻分压电路(R3、R4)得出的电源电压(VDD)的检测电压(Vc)超过基准电压(Vref)时，输出复位解除信号；电压检测电路(D2)，其检测比基准电压(Vref)高的预定电压；开关(M1、M2)，其在由第2电压检测电路(D2)检测出所述的预定电压时切断电阻分压电路(R3、R4)和比较器(C2)中流过的电流；以及补偿电路，其在由开关(M1、M2)切断了电流时，对复位解除信号的输出进行补偿，上电复位电路将第2电压检测电路(D2)的消耗电流设定得比电阻分压电路(R3、R4)和比较器(C2)的总计消耗电流低。

公开(公告)号：CN103098374A

公开(公告)日：2013-05-08

申请号：CN201180043430.6

申请日：2011-07-22

Applicant: 三美电机株式会社

Inventor： 井上文裕

IPC: H03K5/08 ,  H03M1/12

CPC classification number: H03K5/24 ,  H03K5/2481 ,  H03K5/249

Abstract: 一种比较器，具备：与时钟信号（CLK）同步地导通/截止的晶体管（M0）、与晶体管（M0）的导通/截止同步地进行比较动作的差动对（M1、M2）、输出差动对（M1、M2）的比较结果的正反馈部（F1），正反馈部具备：在PMOS晶体管（M3）与NMOS晶体管（M4）之间插入的电阻（R1）、以及在PMOS晶体管（M5）与NMOS晶体管（M6）之间插入的电阻（R2），正反馈部在电阻（R1）的低电位侧连接PMOS晶体管（M5）的栅极，在电阻（R1）的高电位侧连接NMOS晶体管（M6）的栅极，在电阻（R2）的低电位侧连接PMOS晶体管（M3）的栅极，在电阻（R2）的高电位侧连接NMOS晶体管（M4）的栅极。

公开(公告)号：CN101681880B

公开(公告)日：2011-06-15

申请号：CN200880015540.X

申请日：2008-06-13

Applicant: 三美电机株式会社

Inventor： 井上文裕 ,  岛仁志

IPC: H01L21/822 ,  H01L21/3205 ,  H01L23/52 ,  H01L27/04

CPC classification number: H01L23/5223 ,  H01L23/5225 ,  H01L27/0805 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种半导体装置，包含相邻的多个电容单元，所述电容单元具有用于输入信号的下部电极和与该下部电极相对配置的上部电极，所述半导体装置的特征在于，与所述下部电极连接的配线层包含围绕每个所述上部电极的配线保护部。

公开(公告)号：CN101689850A

公开(公告)日：2010-03-31

申请号：CN200880021131.0

申请日：2008-06-06

Applicant: 三美电机株式会社

Inventor： 井上文裕

IPC: H03K5/08 ,  H03M1/38

CPC classification number: H03K5/24 ,  H03K5/08 ,  H03M1/0607 ,  H03M1/46

Abstract: 本发明提供一种斩波型比较器，其具备：供给第一电源的第一电源供给线；供给电压比第一电源低的第二电源的第二电源供给线；输入基准电压的基准电压输入部；输入比较对象电压的比较对象电压输入部；比较从所述基准电压输入部输入的所述基准电压和从所述比较对象电压输入部输入的所述比较对象电压的大小的比较部；输出所述比较部的比较结果的输出部，该斩波型比较器的特征在于，该斩波型比较器具备：设定所述第一电源供给线和/或所述第二电源供给线的电阻值的电阻值设定部。