-
公开(公告)号：CN101123109A
公开(公告)日：2008-02-13
申请号：CN200710110329.3
申请日：2007-06-13
CPC classification number: H04N5/85 , G11B20/00086 , G11B20/0021 , G11B20/00492 , G11B20/00557 , G11B20/10527 , G11B20/18 , G11B2020/1062 , G11B2020/10685 , G11B2020/10759 , G11B2020/10796 , G11B2020/1265 , H04N5/91
Abstract: 本发明提供一种光盘信号处理电路，其中包括：读数据输入部，其将从光盘读出的实施了加扰处理后的读数据写入到缓冲存储器中；纠错处理部，其对从所述缓冲存储器读出的所述读数据实施基于纠错码进行纠错的纠错处理，并将实施了所述纠错处理后的读数据写入到所述缓冲存储器中；和外部设备接口部，其从所述缓冲存储器读出实施了所述纠错处理后的所述读数据，对其实施解扰处理，并将实施了所述解扰处理后的读数据发送到外部设备；该光盘信号处理电路还具有存储器复制处理部，其从所述缓冲存储器读出所述读数据，对其实施所述解扰处理，并将实施了所述解扰处理后的读数据写入到所述缓冲存储器中。由此，可适当进行光盘记录或再生处理时间的缩短化。
-
公开(公告)号：CN1700179A
公开(公告)日：2005-11-23
申请号：CN200510072645.7
申请日：2005-05-17
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1833
Abstract: 提出了一种数据编码电路，能够通过减少访问存储器的次数，甚至在低操作时钟频率的存储器中，确保记录操作的实时性，并同时降低功率消耗和存储器成本。在PI方向的纠错编码之前，在PO算法操作电路(105)执行PO方向的纠错编码，并将获得的PO码添加到相应数据上，并写入存储器(101)。之后，按照PI方向、从存储器(101)向PI算法操作电路(110)逐行读取数据，并将数据顺序输出到调制电路(200)。因此，能够忽略当从存储器(101)向调制电路(200)读取数据时的存储器访问和当PI算法操作电路将纠错码写入存储器时的存储器访问。结果，能够降低存储器的操作时钟频率。
-
公开(公告)号：CN100559717C
公开(公告)日：2009-11-11
申请号：CN200510062954.6
申请日：2005-03-31
Applicant: 三洋电机株式会社
CPC classification number: H04L1/0071 , G11B20/18 , G11B2020/1272 , H04L1/0045 , H04L1/0061
Abstract: 本发明提供一种错误位置的检测方法、使用该方法的检测电路、纠错电路和再生装置。读入部(222)读入数据信号。第一估计部(226)根据数据信号中含有的BIS码，来估计错误位置，并将该位置存储在错误位置存储部(230)中。第二估计部(228)根据相邻于BIS码的位列的特征，来估计错误位置，并将该位置存储在错误位置存储部(230)中。纠正部(232)根据存储在错误位置存储部(230)中的错误位置，来特定消失位置，并对所特定的消失位置进行消失纠正。除了通过由BIS码进行的错误位置的估计之外，还根据相邻于BIS码的位列的特征来估计错误位置，可以抑制成组传输错误的漏检。
-
公开(公告)号：CN100339833C
公开(公告)日：2007-09-26
申请号：CN200510070227.4
申请日：2005-05-11
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1866 , G11B20/1833 , G11B2020/184
Abstract: 提出了一种数据编码电路。在将数据写入存储器之前，由EDC算法操作电路和加扰算法操作电路对来自主机的数据进行处理，并写入存储器。接着，在PO算法操作电路处执行PO方向的纠错编码，并将获得的PO码添加到要写入存储器的相应数据。之后，按照PI方向、从存储器向PI算法操作电路逐行读取数据。将PI码添加到数据，并将数据顺序输出到调制电路。因此，能够忽略当从主机将数据写入存储器时的存储器访问、当从存储器向EDC算法操作电路读取数据时的存储器访问、当从存储器向调制电路读取数据时的存储器访问和当PI算法操作电路将纠错码写入存储器时的存储器访问。结果，能够极大地降低存储器的操作时钟频率。
-
Patent Agency Ranking
公开(公告)号：CN100342345C
公开(公告)日：2007-10-10
申请号：CN200510072645.7
申请日：2005-05-17
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1833
Abstract: 提出了一种数据编码电路，能够通过减少访问存储器的次数，甚至在低操作时钟频率的存储器中，确保记录操作的实时性，并同时降低功率消耗和存储器成本。在PI方向的纠错编码之前，在PO算法操作电路(105)执行PO方向的纠错编码，并将获得的PO码添加到相应数据上，并写入存储器(101)。之后，按照PI方向、从存储器(101)向PI算法操作电路(110)逐行读取数据，并将数据顺序输出到调制电路(200)。因此，能够忽略当从存储器(101)向调制电路(200)读取数据时的存储器访问和当PI算法操作电路将纠错码写入存储器时的存储器访问。结果，能够降低存储器的操作时钟频率。
-
公开(公告)号：CN1707441A
公开(公告)日：2005-12-14
申请号：CN200510070227.4
申请日：2005-05-11
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1866 , G11B20/1833 , G11B2020/184
Abstract: 提出了一种数据编码电路。在将数据写入存储器之前，由EDC算法操作电路和加扰算法操作电路对来自主机的数据进行处理，并写入存储器。接着，在PO算法操作电路处执行PO方向的纠错编码，并将获得的PO码添加到要写入存储器的相应数据。之后，按照PI方向、从存储器向PI算法操作电路逐行读取数据。将PI码添加到数据，并将数据顺序输出到调制电路。因此，能够忽略当从主机将数据写入存储器时的存储器访问、当从存储器向EDC算法操作电路读取数据时的存储器访问、当从存储器向调制电路读取数据时的存储器访问和当PI算法操作电路将纠错码写入存储器时的存储器访问。结果，能够极大地降低存储器的操作时钟频率。
-
公开(公告)号：CN1677874A
公开(公告)日：2005-10-05
申请号：CN200510062954.6
申请日：2005-03-31
Applicant: 三洋电机株式会社
CPC classification number: H04L1/0071 , G11B20/18 , G11B2020/1272 , H04L1/0045 , H04L1/0061
Abstract: 本发明提供一种错误位置的检测方法、使用该方法的检测电路、纠错电路和再生装置。读入部(222)读入数据信号。第一估计部(226)根据数据信号中含有的BIS码，来估计错误位置，并将该位置存储在错误位置存储部(230)中。第二估计部(228)根据相邻于BIS码的位列的特征，来估计错误位置，并将该位置存储在错误位置存储部(230)中。纠正部(232)根据存储在错误位置存储部(230)中的错误位置，来特定消失位置，并对所特定的消失位置进行消失纠正。除了通过由BIS码进行的错误位置的估计之外，还根据相邻于BIS码的位列的特征来估计错误位置，可以抑制成组传输错误的漏检。
-
公开(公告)号：CN1700333A
公开(公告)日：2005-11-23
申请号：CN200510073919.4
申请日：2005-05-23
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1833 , G11B20/1866 , G11B2020/184
Abstract: 提供一种数据编码电路，即使通过减少访问存储器的访问次数，在低运行时钟频率的存储器的情况下也能保证记录操作具有实时性，同时减小功率消耗和存储器成本。在写入存储器(101)之前，来自主机的数据被输入EDC运算电路(110)和扰码运算电路(111)被处理，PI运算电路(104)和PO运算电路(105)把纠错码加入到由扰码运算电路(111)写入存储器(101)的数据中。因此，有可能省略当数据被从主机写入存储器时存储器的访问及当数据被从存储器读到EDC运算单元时存储器的访问，从而有可能减少存储器的运行时钟频率。
-
公开(公告)号：CN1292551A
公开(公告)日：2001-04-25
申请号：CN00131678.8
申请日：2000-09-02
Applicant: 三洋电机株式会社
CPC classification number: G11B20/10055 , G11B7/0045 , G11B7/007 , G11B7/00745 , G11B11/10508 , G11B11/10515 , G11B11/10597 , G11B20/10296 , G11B20/1217 , G11B20/18 , G11B27/3027 , G11B2020/1268
Abstract: 数据记录装置(200)的格式化电路(118)将用户数据区域上记录的数据格式化,图形发生电路(119)产生数据图形,以便抑制在预格式化区域上记录的直流成分。而且,选择器电路(120)按预格式化区域上记录数据的定时来选择来自端子(121)的数据图形,按用户数据区域上记录数据的定时来选择来自端子(122)的格式化数据。而且,选择器电路(120)向磁头驱动电路(123)输出选择的数据。其结果,可以减少直流成分造成的影响,稳定地重放记录在用户数据区域上的数据。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
