公开(公告)号：CN108231887B

公开(公告)日：2023-09-12

申请号：CN201710831485.2

申请日：2017-09-15

Applicant: 三星电子株式会社

Inventor： 金俸彻 ,  李炯锡 ,  韩银洙

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开涉及半导体器件。衬底包括图案形成区域和外围区域。第一应变松弛缓冲层设置在衬底的图案形成区域上。第二应变松弛缓冲层设置在衬底的外围区域上。第一绝缘膜图案设置在衬底上。第一绝缘膜图案的至少一部分设置在第一应变松弛缓冲层内。第一绝缘膜图案的上表面由第一应变松弛缓冲层覆盖。第二绝缘膜图案设置在衬底上。第二绝缘膜图案的至少一部分设置在第二应变松弛缓冲层内。第二绝缘膜图案的上表面由第二应变松弛缓冲层覆盖。栅电极设置在第一应变松弛缓冲层上。

公开(公告)号：CN115312530A

公开(公告)日：2022-11-08

申请号：CN202210067996.2

申请日：2022-01-20

Applicant: 三星电子株式会社

Inventor： 沈正燮 ,  朴智慧 ,  孙完基 ,  韩银洙

IPC: H01L27/11565

Abstract: 一种半导体存储器件可以包括：衬底；位于所述衬底上的多个下电极；和支撑结构。所述多个下电极可以沿垂直于所述衬底的顶表面的第一方向延伸。所述支撑结构可以具有平板形状。所述支撑结构可以接触所述多个下电极的侧表面，并且可以支撑所述多个下电极。所述支撑结构可以包括第一部分和第二部分。所述第一部分可以包括以第一节距重复的多个第一开口。所述第二部分可以包括以不同于所述第一节距的第二节距重复的多个第二开口。

公开(公告)号：CN115955909A

公开(公告)日：2023-04-11

申请号：CN202211135996.8

申请日：2022-09-19

Applicant: 三星电子株式会社

Inventor： 尹喆柱 ,  姜允善 ,  韩银洙

IPC: H10N97/00 ,  H10B12/00

Abstract: 提供了一种半导体装置，该半导体装置能够通过调整包括在用于支撑下电极的电极支撑件中的穿透图案的布置来改善装置的性能和可靠性。该半导体装置包括：多个下电极，在基底上沿着第一方向和与第一方向不同的第二方向重复布置；以及第一电极支撑件，支撑所述多个下电极，并且包括多个第一穿透图案，其中，第一电极支撑件包括中心区域和沿着中心区域的周界限定的边缘区域，其中，第一穿透图案包括在中心区域中以第一间隔间隔开的中心穿透图案，并且其中，第一穿透图案包括在边缘区域中以第二间隔间隔开的边缘穿透图案，第二间隔不同于第一间隔。

公开(公告)号：CN108231887A

公开(公告)日：2018-06-29

申请号：CN201710831485.2

申请日：2017-09-15

Applicant: 三星电子株式会社

Inventor： 金俸彻 ,  李炯锡 ,  韩银洙

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7849 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/785 ,  H01L29/66795

Abstract: 本公开涉及半导体器件。衬底包括图案形成区域和外围区域。第一应变松弛缓冲层设置在衬底的图案形成区域上。第二应变松弛缓冲层设置在衬底的外围区域上。第一绝缘膜图案设置在衬底上。第一绝缘膜图案的至少一部分设置在第一应变松弛缓冲层内。第一绝缘膜图案的上表面由第一应变松弛缓冲层覆盖。第二绝缘膜图案设置在衬底上。第二绝缘膜图案的至少一部分设置在第二应变松弛缓冲层内。第二绝缘膜图案的上表面由第二应变松弛缓冲层覆盖。栅电极设置在第一应变松弛缓冲层上。