-
公开(公告)号:CN115774485A
公开(公告)日:2023-03-10
申请号:CN202211079623.3
申请日:2022-09-05
Applicant: 三星电子株式会社
Abstract: 一种片上系统(SoC)的操作方法,该SoC包括具有第一核心和动态电压频率调节(DVFS)模块的处理器以及时钟管理单元(CMU),CMU用于向第一核心供应操作时钟,该操作方法包括:获得第一核心的所需性能;找到满足所需性能的可用频率;获得用于计算每个可用频率的能耗的信息;基于该信息,计算每个可用频率的能耗;从可用频率当中确定产生最小能耗的频率作为最优频率;以及,将要供应给第一核心的操作频率调整为最优频率。
-
-
公开(公告)号:CN105653005A
公开(公告)日:2016-06-08
申请号:CN201510849786.9
申请日:2015-11-27
Applicant: 三星电子株式会社
IPC: G06F1/32
Abstract: 提供一种片上系统、操作片上系统的方法和包括片上系统的装置。所述片上系统可包括:主装置,被配置为执行动态电压和频率调节(DVFS)程序;从装置,被配置为与主装置进行通信;和/或性能监视单元,被配置为接收在指令被主装置处理时产生的第一事件,被配置为通过对第二事件的数量进行计数来产生第一计数值,第二事件的数量对应于与第一事件相关的指令的总数,并且被配置为通过对第三事件的数量进行计数来产生第二计数值,第三事件与第一事件之中的可通过主装置和从装置之间的交互被处理的第一指令相关。DVFS程序可被配置为基于第一计数值和第二计数值来产生用于控制主装置和从装置中的至少一个的DVFS的控制信号。
-
公开(公告)号:CN110045810A
公开(公告)日:2019-07-23
申请号:CN201811268092.6
申请日:2018-10-29
Applicant: 三星电子株式会社
IPC: G06F1/3206 , G06F1/324 , G06F1/3296
Abstract: 本申请提供了一种系统芯片以及操作系统芯片的方法。在操作系统芯片的方法中,系统芯片包括多个处理器核。基于系统芯片的允许功耗和所述多个处理器核的操作状态将所述多个处理器核的操作频率设为第一操作频率。第一操作频率在所述多个处理器核的最大操作频率以内。所述多个处理器核中的至少一个处理器核基于第一操作频率执行至少一个处理操作。当确定系统芯片的当前功耗超过允许功耗时,激活警告信号,并且随后立即执行用于降低当前功耗的第一控制操作。
-
-
-
-
公开(公告)号:CN119175023A
公开(公告)日:2024-12-24
申请号:CN202410048338.8
申请日:2024-01-12
Applicant: 三星电子株式会社
IPC: B01F33/82 , B01F25/314 , B01F25/433 , C23C16/455 , B01F33/80 , B01F35/71 , B01F23/80 , H01L21/67
Abstract: 一种气体混合装置可包括主管道和连接到主管道的气体传输装置。气体传输装置可包括围绕主管道的分配装置、连接到分配装置并限定供应路径的供应管道、以及将分配装置连接到主管道的多个连接管道。分配装置可包括顺序地设置为围绕主管道并且在径向上与主管道顺序地间隔开的内圆柱和外圆柱。分配空间可限定在内圆柱与外圆柱之间,并且供应管道可耦接到外圆柱,使得供应路径连接到分配空间。连接管道可在周向上彼此间隔开。
-
公开(公告)号:CN111399614A
公开(公告)日:2020-07-10
申请号:CN201911059144.3
申请日:2019-10-31
Applicant: 三星电子株式会社
Inventor: 韩东熙
IPC: G06F1/26
Abstract: 电子电路包括转换器和控制器。转换器输出针对第一集群的第一电压和针对第二集群的第二电压。当基于第一电压要提供给第一集群的第一功率比第一集群的第一可用功率低并且基于第二电压要提供给第二集群的第二功率比第二集群的第二可用功率高时,控制器基于第一功率和第二功率的总和以及基于第一可用功率和第二可用功率确定的第一阈值来输出第一中断信号,使得调整第二电压的电平。
-
公开(公告)号:CN101075213B
公开(公告)日:2011-04-20
申请号:CN200710129228.0
申请日:2007-02-25
Applicant: 三星电子株式会社
Inventor: 韩东熙
IPC: G06F12/06
CPC classification number: G06F8/66
Abstract: 一种只读存储器(ROM)数据修补电路,用于基于修补信息利用存储在N个随机存取存储器(RAM)修补块中的修补数据来替换存储在N个修改ROM数据块中的数据。该ROM数据修补电路包括数据修补检测单元、RAM地址生成单元以及地址选择单元。该数据修补检测单元生成N个偏移选择信号和地址选择信号。所述N个偏移选择信号指明ROM读取地址属于哪一块,地址选择信号表示ROM的读取地址是否属于N个修改ROM数据块中的任意一个。RAM地址生成单元基于偏移选择信号,而生成与ROM读取地址对应的RAM读取地址。地址选择单元基于地址选择信号,而输出ROM读取地址和RAM读取地址之一。
-
-
-
-
-
-
-
-
-