公开(公告)号：CN116190342A

公开(公告)日：2023-05-30

申请号：CN202211118382.9

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 李允熙 ,  金载先 ,  龙锡范 ,  李元宰

IPC: H01L23/498 ,  H01L23/31

Abstract: 公开了一种半导体封装，包括：再分布衬底；以及半导体芯片，在再分布衬底上。再分布衬底包括：多个第一导电图案，包括彼此相邻的一对第一信号图案；以及多个第二导电图案，在第一导电图案的表面上，并耦合到第一导电图案。第二导电图案包括与一对第一信号图案绝缘的接地图案。接地图案具有穿透接地图案的开口。当在平面图中观察时，该对第一信号图案与开口重叠。

公开(公告)号：CN117637691A

公开(公告)日：2024-03-01

申请号：CN202310714530.1

申请日：2023-06-15

Applicant: 三星电子株式会社

Inventor： 金载先 ,  崔允硕 ,  金永培

IPC: H01L23/538 ,  H01L23/535 ,  H01L23/48 ,  H01L23/488 ,  H01L23/544 ,  H01L21/66

Abstract: 提供了半导体封装件和具有该半导体封装件的层叠封装件。所述半导体封装件包括：重分布层；在重分布层上的半导体芯片；附着到多个下垫的多个外部连接端子；以及多条电路径，重分布层包括多条导电线、多个导电过孔以及多个下垫，多个导电过孔均连接到多条导电线中的至少一条，多个下垫均连接到多个导电过孔中的一个，其中，多条电路径中的每条包括多条导电线中的至少一条和多个导电过孔中的至少一个。多条电路径被构造为用于测试多条导电线和多个导电过孔并且连接到外部连接测试端子之中的至少四个。