-
公开(公告)号：CN119541578A
公开(公告)日：2025-02-28
申请号：CN202411027762.0
申请日：2024-07-30
Applicant: 三星电子株式会社
IPC: G11C11/413
Abstract: 本公开涉及电子装置、存储装置和存储装置操作方法。示例存储装置包括第一存储体、第二存储体、高速缓存控制器和路径选择器。第一存储体包括第一路径组，第一路径组被配置为接收电力并且存储对应于第一地址的第一高速缓存行。第二存储体包括第二路径组，第二路径组被配置为接收电力并且存储对应于第二地址的第二高速缓存行。高速缓存控制器被配置为基于指示停止向第一存储体供应电力的电力控制信号和第一地址来输出指示第二存储体的第二目标。路径选择器被配置为基于第一地址、电力控制信号和第二目标，将第一地址发送到第二存储体。
-
公开(公告)号：CN118694343A
公开(公告)日：2024-09-24
申请号：CN202311588283.1
申请日：2023-11-24
Applicant: 三星电子株式会社
IPC: H03K3/027 , G01R31/3185 , G01R31/3187
Abstract: 一种集成电路包括多个组合逻辑电路；扫描链式电路，所述扫描链式电路包括多个时序逻辑电路，所述多个时序逻辑电路被配置为与第一时钟信号同步地存储所述多个组合逻辑电路的输出值并且与第二时钟信号同步地顺序地提供在第一时间点处存储的第一输出值；以及控制电路，所述控制电路被配置为接收所述第一输出值作为输入值，并且将所述输入值顺序地提供给所述扫描链式电路。所述多个时序逻辑电路被配置为在经过所述第二时钟信号的第一周期时发生的第二时间点处存储第一输入值。所述第一输入值与所述第一输出值相同。
-
公开(公告)号：CN118193447A
公开(公告)日：2024-06-14
申请号：CN202311690722.X
申请日：2023-12-08
Applicant: 三星电子株式会社
Inventor： 金纹庆
IPC: G06F15/78 , G06F15/177
Abstract: 提供了一种片上系统及其操作方法。该片上系统包括处理器、性能预测模块和性能管理模块。处理器被配置为通过使用共享库执行应用，应用由操作系统支持；性能预测模块被配置为当包括在共享库中的函数被执行时生成用于由处理器执行函数的处理器的控制信息以及在根据所述控制信息的控制期间预测的处理器的预测性能信息,所述控制信息从历史表参照与所述函数相对应的历史；性能管理模块被配置为基于控制信息生成用于处理器的性能控制的控制信号，其中，历史是通过提前执行函数至少一次所测量的处理器的性能信息的累积。
-
公开(公告)号：CN117951072A
公开(公告)日：2024-04-30
申请号：CN202311405018.5
申请日：2023-10-26
Applicant: 三星电子株式会社
Inventor： 金纹庆
Abstract: 提供了片上系统及其操作方法。所述片上系统包括：处理器，所述处理器被配置为执行与至少一个应用相对应的代码；以及限流控制器，所述限流控制器被配置为：通过使用历史表来生成限流控制信息，所述历史表存储分别与所述代码中包括的多个函数相对应的多条历史利用率信息，所述限流控制信息针对所述多个函数中的每一个函数控制所述处理器的限流；以及生成与所述限流控制信息相对应的限流控制信号。
-
公开(公告)号：CN118689792A
公开(公告)日：2024-09-24
申请号：CN202410336821.6
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: G06F12/0866
Abstract: 缓存包括数据存储器、标签存储器和缓存控制器。数据存储器包括以堆栈结构将外部处理器使用的数据存储在多个缓存行中的堆栈区域。标签存储器存储包括指示存储在对应缓存行中的数据是否已被弹出的无用信息的标签条目。缓存控制器被配置为：当接收到对存储在堆栈区域中的数据的弹出请求时，将存储经受弹出请求的数据的缓存行的无用信息改变为无用状态。
-
Patent Agency Ranking
公开(公告)号：CN116955230A
公开(公告)日：2023-10-27
申请号：CN202211425816.X
申请日：2022-11-15
Applicant: 三星电子株式会社
Inventor： 金纹庆
IPC: G06F12/1018 , G06F13/16 , G06F15/78
Abstract: 提供了一种片上系统及其操作方法。该片上系统包括：多个存储器控制器，其分别与多个存储器装置相连接；多个逻辑电路，每个逻辑电路被配置为使用多个存储器控制器中的至少一个来执行数据处理操作；总线连接接口，其被配置为基于与从多个逻辑电路中的第一逻辑电路接收到的第一地址相对应的第一地址区域来从多个哈希函数中选择第一哈希函数，通过对第一地址应用第一哈希函数来获得散列化的第一地址，并且使用与散列化的第一地址相对应的第一访问方法将多个存储器控制器中的至少一个与第一逻辑电路相连接。
-
公开(公告)号：CN106024052A
公开(公告)日：2016-10-12
申请号：CN201610186832.6
申请日：2016-03-29
Applicant: 三星电子株式会社
Inventor： 金纹庆
IPC: G11C11/406 , G11C11/409
Abstract: 提供一种存储器控制器和存储器系统的控制方法。存储器控制器的控制方法包括：通过分析地址来确定被请求存取的库；基于确定的结果选择被预测为将被存取的至少一个库；根据选择的结果设置所述库的刷新顺序；根据设置顺序控制对于所述库的刷新操作。
-
公开(公告)号：CN119541582A
公开(公告)日：2025-02-28
申请号：CN202410950896.3
申请日：2024-07-16
Applicant: 三星电子株式会社
IPC: G11C11/419 , G06F12/0877 , G11C5/14
Abstract: 本公开涉及存储器装置和存储器装置的操作方法。示例存储器装置包括第一存储体、第二存储体和高速缓存控制器。高速缓存控制器被配置为：基于电力控制信号设置哈希函数，并且基于哈希函数、在电力控制信号被输入之后由主装置提供的第一事务，映射第一地址和第二存储体，电力控制信号包括停止将电力供应给第一存储体的指令。
-
公开(公告)号：CN118689793A
公开(公告)日：2024-09-24
申请号：CN202410333698.2
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: G06F12/0868 , G06F12/0871
Abstract: 一种电子设备，包括：主存储器；分级连接的多个高速缓存，该多个高速缓存被配置为存储在主存储器中存储的部分数据；以及处理电路，被配置为向多个高速缓存和主存储器发送对期望数据的存储器请求，该存储器请求包括与期望数据相关联的高速缓存分配范围信息，并且多个高速缓存中的每一个被配置为基于高速缓存分配范围信息来确定是否执行对应于存储器请求的操作。
-
公开(公告)号：CN118193448A
公开(公告)日：2024-06-14
申请号：CN202311694241.6
申请日：2023-12-11
Applicant: 三星电子株式会社
Inventor： 金纹庆
IPC: G06F15/78 , G06F15/177
Abstract: 公开了片上系统设备(SOC)及其操作方法。一种片上系统(SOC)可以包括：存储器，包括历史存储；处理器，被配置为执行应用；性能优化模块，被配置为当处理器执行包括在应用中的功能并且对应于该功能的历史处于历史存储中时，基于对应于该功能的历史，生成和发送用于执行该功能的处理器的优化的控制信息，以及性能管理模块，被配置为基于从性能优化模块接收的优化的控制信息，生成用于控制处理器的性能的控制信号，其中，历史包括处理器的控制信息和根据控制信息累积的利用信息，控制信息已经在功能的至少一次先前执行期间累积。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.02 seconds)
