公开(公告)号：CN115833826A

公开(公告)日：2023-03-21

申请号：CN202211109084.3

申请日：2022-09-13

Applicant: 三星电子株式会社

Inventor： 林度炅 ,  申圣献 ,  金友石 ,  俞元植 ,  郑灿永

IPC: H03L7/08

Abstract: 提供锁相环的监测电路及其操作方法。一种针对高频信号的监测电路包括：锁相环，被配置为基于多个分频器针对输入信号生成分频出的输出信号；多个分频监测电路，被配置为：接收与所述多个分频器分别对应的分频输入信号和分频输出信号，并且输出分频错误信号；以及抖动监测电路，被配置为输出抖动错误信号。

公开(公告)号：CN119496506A

公开(公告)日：2025-02-21

申请号：CN202411039921.9

申请日：2024-07-31

Applicant: 三星电子株式会社

Inventor： 张道训 ,  梁埈赫 ,  吴贤择 ,  林度炅 ,  郑灿永

IPC: H03L7/085 ,  H03L7/099

Abstract: 提供了一种锁相环电路，包括：相位频率检测电路，被配置为：接收彼此具有第一相位差的参考时钟信号和反馈时钟信号，基于第一相位差来调整相位增益，并且基于相位增益来生成第一控制信号和第二控制信号；锁定检测电路，被配置为：基于第一相位差来生成锁定检测信号；电荷泵电路，被配置为：基于第一控制信号和第二控制信号来生成环路滤波器输入信号；环路滤波器，被配置为：基于激活的锁定检测信号来调整阻抗，以及基于调整后的阻抗来生成环路滤波器输出信号；振荡器，被配置为：基于环路滤波器输出信号来生成时钟信号；以及分频器，被配置为：通过对时钟信号进行分频来生成反馈时钟信号。

公开(公告)号：CN118300533A

公开(公告)日：2024-07-05

申请号：CN202311836776.2

申请日：2023-12-28

Applicant: 三星电子株式会社

Inventor： 林度炅 ,  梁埈赫 ,  郑灿永

IPC: H03B5/04 ,  H03L7/099

Abstract: 本发明提供包括振荡器的设备和控制振荡器的方法，所述设备包括的所述振荡器包括至少一个电感器和至少一个电容器，并且被配置为基于正电源电压生成以至少一个电感器和至少一个电容器的谐振频率振荡的输出信号。所述设备还包括振荡检测器，所述振荡检测器被配置为基于时钟信号确定输出信号是否振荡，以及增加振荡器的环路增益直到输出信号振荡。

公开(公告)号：CN118432609A

公开(公告)日：2024-08-02

申请号：CN202410143822.9

申请日：2024-02-01

Applicant: 三星电子株式会社 ,  韩国科学技术院

Inventor： 郑灿永 ,  崔宰赫 ,  梁埈赫 ,  朴善义

IPC: H03L7/24 ,  H03K3/02 ,  H03K3/017 ,  H03B19/14

Abstract: 一种倍频器，包括：第一环形振荡器；第二环形振荡器，与第一环形振荡器互补地被开启；组合电路，组合第一环形振荡器的第一输出信号和第二环形振荡器的第二输出信号，以生成最终输出信号；以及校准电路，基于最终输出信号的反馈来校正最终输出信号中包括的不连续脉冲。

公开(公告)号：CN116110880A

公开(公告)日：2023-05-12

申请号：CN202211399908.5

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 林度炅 ,  金友石 ,  俞元植 ,  郑灿永

IPC: H01L23/528 ,  H01L23/522 ,  H01L23/535 ,  H01L27/092

Abstract: 一种集成电路装置包括衬底和衬底上的单位单元。该单位单元包括：单位单元区，其包括至少两个分立器件；布线层，其被配置为将信号和电压路由到所述至少两个分立器件，所述布线层包括在第一方向上延伸的信号线和电压线，并且所述信号线和所述电压线在第二方向上彼此间隔开；以及金属线堆叠体，其包括在所述第一方向上堆叠在所述单位单元区和所述布线层之间的金属线。多个接触过孔件各自被配置为连接信号线、电压线、金属线和至少两个分立器件中的在第三方向上相邻的那些。

公开(公告)号：CN115603742A

公开(公告)日：2023-01-13

申请号：CN202210805390.4

申请日：2022-07-08

Applicant: 三星电子株式会社(KR)

Inventor： 李周盛 ,  金友石 ,  俞元植 ,  郑灿永

IPC: H03L7/099 ,  H03L7/18

Abstract: 公开了一种锁频环(FLL)逻辑电路、一种振荡系统以及一种FLL逻辑电路的操作方法。该FLL逻辑电路包括：有效性信号发生器，其被配置为接收外部时钟信号并确定外部时钟信号中是否出现毛刺；时钟分频器，其被配置为基于外部时钟信号和有效性信号发生器的确定结果来生成参考频率时钟信号；同步器，其被配置为将振荡器时钟信号的相位与参考频率时钟信号的相位进行同步；时钟计数器，其被配置为在参考时间期间对振荡器时钟信号的脉冲数进行计数；以及码限制器，其被配置为基于所计数的脉冲数来确定用于校准振荡器时钟信号的操作频率的频率选择值的范围。

公开(公告)号：CN115129105A

公开(公告)日：2022-09-30

申请号：CN202210294663.3

申请日：2022-03-24

Applicant: 三星电子株式会社

Inventor： 李周盛 ,  金友石 ,  金泰翼 ,  郑灿永

IPC: G05F1/567

Abstract: 带隙参考电路包括参考电流产生电路，其被配置为通过使用与温度成反比的第一电压以及与温度成正比的第三电压，输出对温度变化不敏感的带隙参考电流。第三电压是第一电压与第二电压之间的差。带隙参考电路还包括电阻率温度系数抵消电路和参考电压产生电路，该电阻率温度系数抵消电路被配置为通过使用第三电压从带隙参考电流中去除与温度成正比的第一电流，该参考电压产生电路被配置为通过使用与温度成反比的第二电流以及与温度成正比的第一电阻来输出对温度变化不敏感的带隙参考电压。第二电流通过从带隙参考电流中去除第一电流而产生。