-
公开(公告)号:CN112447758A
公开(公告)日:2021-03-05
申请号:CN202010869840.7
申请日:2020-08-26
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 本发明涉及一种集成电路器件和制造其的方法。该集成电路器件包括:沟道层,在穿透导电层和绝缘层的沟道孔中;电荷捕获图案,在导电层与沟道层之间在沟道孔内部;以及虚设电荷捕获图案,在绝缘层与沟道层之间在沟道孔内部。为了制造该集成电路器件,形成穿透绝缘层和模制层的沟道孔。形成连接到沟道孔的模制凹口。在模制凹口中形成初始电介质图案。氧化初始电介质图案以形成第一阻挡电介质图案。在沟道孔中形成电荷捕获层。去除模制层以形成导电空间。去除电荷捕获层的一部分以形成电荷捕获图案和虚设电荷捕获图案。
-
公开(公告)号:CN108807385B
公开(公告)日:2024-04-30
申请号:CN201810287923.8
申请日:2018-04-03
Applicant: 三星电子株式会社
Abstract: 一种用于制造半导体器件的方法,所述方法包括:在衬底上形成模制结构,使得模制结构包括交替且重复地层叠的层间绝缘膜和牺牲膜;形成穿过模制结构的沟道孔;在沟道孔内形成垂直沟道结构;通过去除牺牲膜来暴露出层间绝缘膜的表面;沿层间绝缘膜的表面形成氧化铝膜;在氧化铝膜上形成连续膜;以及对连续膜进行氮化以形成TiN膜。
-
公开(公告)号:CN112018126A
公开(公告)日:2020-12-01
申请号:CN202010418871.0
申请日:2020-05-18
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 提供了一种三维半导体装置及其制造方法,所述三维半导体装置包括顺序地堆叠在基底上的多个第一栅电极、位于所述多个第一栅电极上的第二栅电极、延伸穿过第二栅电极的一部分和所述多个第一栅电极的第一沟道结构、位于第一沟道结构的侧壁上并且其上表面位于比第一沟道结构的顶端高的水平处的掩埋绝缘图案、延伸穿过第二栅电极的剩余部分的第二沟道结构以及位于第二沟道结构的侧壁上的掩埋导电图案,第二沟道结构连接到第一沟道结构。
-
公开(公告)号:CN108807385A
公开(公告)日:2018-11-13
申请号:CN201810287923.8
申请日:2018-04-03
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L27/11568 , H01L27/11573
Abstract: 一种用于制造半导体器件的方法,所述方法包括:在衬底上形成模制结构,使得模制结构包括交替且重复地层叠的层间绝缘膜和牺牲膜;形成穿过模制结构的沟道孔;在沟道孔内形成垂直沟道结构;通过去除牺牲膜来暴露出层间绝缘膜的表面;沿层间绝缘膜的表面形成氧化铝膜;在氧化铝膜上形成连续膜;以及对连续膜进行氮化以形成TiN膜。
-
-
-