公开(公告)号：CN114725062A

公开(公告)日：2022-07-08

申请号：CN202111217091.0

申请日：2021-10-19

Applicant: 三星电子株式会社

Inventor： 辛宗灿 ,  申宇晸 ,  朴昌敏 ,  郑鲁永

IPC: H01L23/528 ,  H01L27/092 ,  H01L21/8238 ,  H01L21/768

Abstract: 一种半导体器件，所述半导体器件包括位于衬底上的逻辑单元和位于所述逻辑单元上的第一金属层。所述第一金属层包括：在第一方向上延伸的第一电力线与第二电力线，以及分别布置在限定在所述第一电力线与所述第二电力线之间的第一互连轨道、第二互连轨道和第三互连轨道上的第一下互连线、第二下互连线和第三下互连线。所述第一下互连线包括彼此间隔开第一距离的第一互连线和第二互连线，并且所述第三下互连线包括彼此间隔开第二距离的第三互连线和第四互连线。所述第一互连线具有面向所述第二互连线的第一端，并且所述第三互连线具有面向所述第四互连线的第二端，所述第一端和所述第二端具有不同的曲率。

公开(公告)号：CN119069367A

公开(公告)日：2024-12-03

申请号：CN202410157438.4

申请日：2024-02-04

Applicant: 三星电子株式会社

Inventor： 刘光龙 ,  申宇晸 ,  金一焕 ,  朴昌敏 ,  全喜善

IPC: H01L21/56 ,  H01L21/8238 ,  H01L21/768

Abstract: 一种用于制造半导体器件的方法可以包括：形成包括彼此相对的第一表面和第二表面的第一衬底；在第一表面上形成第一半导体元件；将第一衬底粘附到第二衬底上，使得第二衬底的上表面面向第一衬底的第一表面；去除第一衬底的边缘区域；形成围绕第一衬底的第一侧面的钝化层；以及在第一衬底的第二表面上形成第二半导体元件。钝化层可以不形成在第一衬底的第二表面上。