公开(公告)号：CN112910470B

公开(公告)日：2024-01-02

申请号：CN202010892707.3

申请日：2020-08-31

Applicant: 三星电子株式会社

Inventor： 李冈䄷 ,  申东旻 ,  柳根荣 ,  全甫晥 ,  郭熙烈 ,  孙弘乐

IPC: H03M13/11

Abstract: 公开了纠错电路以及用于操作纠错电路的方法。所述纠错电路包括：存储器，被配置为存储至少一个解码参数；低密度奇偶校验(LDPC)解码器，包括存储数据的一个比特的第一变量节点，从存储器接收所述至少一个解码参数，基于所述至少一个解码参数确定第一变量节点的度数，基于第一变量节点的度数决定所述一个比特的解码所需的解码规则，并且基于LDPC解码器的解码结果输出纠正后的数据。

公开(公告)号：CN117909122A

公开(公告)日：2024-04-19

申请号：CN202310836311.0

申请日：2023-07-07

Applicant: 三星电子株式会社

Inventor： 吉庸成 ,  姜淳荣 ,  孙弘乐 ,  李冈䄷

IPC: G06F11/10 ,  G11C29/42 ,  H03M13/11

Abstract: 公开了一种存储装置及存储装置的操作方法。所述存储装置包括非易失性存储器件和存储控制器，所述存储控制器对所述非易失性存储装置执行读取操作，并且对在所述读取操作中读取的数据执行差错纠正操作。在所述差错纠正操作中，所述存储控制器估计所述读取数据的差错率，并且基于所估计的差错率确定是否执行读取重试操作。

公开(公告)号：CN112910470A

公开(公告)日：2021-06-04

申请号：CN202010892707.3

申请日：2020-08-31

Applicant: 三星电子株式会社

Inventor： 李冈䄷 ,  申东旻 ,  柳根荣 ,  全甫晥 ,  郭熙烈 ,  孙弘乐

IPC: H03M13/11

Abstract: 公开了纠错电路以及用于操作纠错电路的方法。所述纠错电路包括：存储器，被配置为存储至少一个解码参数；低密度奇偶校验(LDPC)解码器，包括存储数据的一个比特的第一变量节点，从存储器接收所述至少一个解码参数，基于所述至少一个解码参数确定第一变量节点的度数，基于第一变量节点的度数决定所述一个比特的解码所需的解码规则，并且基于LDPC解码器的解码结果输出纠正后的数据。