公开(公告)号：CN101236954A

公开(公告)日：2008-08-06

申请号：CN200810005304.1

申请日：2008-01-30

Applicant: 三星电子株式会社

Inventor： 许元九 ,  朴栋均 ,  朴济宪 ,  曹永周 ,  罗圭泰

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/76877 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/11521

Abstract: 一种半导体装置的配线结构，所述半导体装置的配线结构包括绝缘间层、插塞和导电图案。绝缘间层在基板上具有穿过其的开口。插塞包括钨并填充开口。插塞通过利用源气体的反应的沉积过程而形成。导电图案结构与插塞接触，并且包括第一钨层图案和第二钨层图案。第一钨层图案通过沉积过程形成。第二钨层图案通过物理气相沉积(PVD)过程形成。