公开(公告)号：CN119545793A

公开(公告)日：2025-02-28

申请号：CN202410883627.X

申请日：2024-07-03

Applicant: 三星电子株式会社

Inventor： 文基俸 ,  金昔洙 ,  金泰勋 ,  方孝济 ,  白昇宰 ,  李诚馥 ,  李载德 ,  林浚熙

IPC: H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  G11C16/04

Abstract: 提供了半导体器件和包括其的电子系统。半导体器件可以包括基板、垂直于基板的上表面的多个单元串、以及连接到单元串中的至少六个的位线。单元串中的每个可以包括在垂直于基板的上表面的方向上彼此串联连接的多个存储单元、在所述多个存储单元和基板之间彼此串联连接的第一地选择晶体管至第四地选择晶体管、以及在所述多个存储单元和位线之间的串选择晶体管。第一地选择晶体管至第四地选择晶体管中的第一个可以具有第一阈值电压分布，并且第一地选择晶体管至第四地选择晶体管中的第二个可以具有第二阈值电压分布。第二阈值电压分布可以不同于第一阈值电压分布。

公开(公告)号：CN118139416A

公开(公告)日：2024-06-04

申请号：CN202311603921.2

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金志雄 ,  金泰勋 ,  文基俸 ,  S·R·李 ,  李诚馥 ,  林浚熙 ,  崔洛龙 ,  黄善劲

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置包括：衬底；模制结构，其包括按照台阶形状堆叠的栅电极以及模制绝缘层；沟道结构，其在衬底上，与栅电极交叉并且穿过模制结构；单元接触件，其连接至栅电极；第一层间绝缘层，其在模制结构上并且覆盖沟道结构和单元接触件；第一金属图案，其连接至沟道结构，第一金属图案的上表面与第一层间绝缘层的上表面共面；第二金属图案，其连接至单元接触件，第二金属图案的上表面与第一金属图案的上表面共面；第一阻挡层，其沿着第一层间绝缘层的上表面、第一金属图案和第二金属图案延伸；以及第一虚设穿通件，其穿过第一阻挡层。