公开(公告)号：CN112420690B

公开(公告)日：2025-01-21

申请号：CN202010847744.2

申请日：2020-08-21

Applicant: 三星电子株式会社

Inventor： 金庸淏 ,  崔贤宇 ,  姜世求 ,  丁美釐

IPC: H10D89/10 ,  H10D62/10 ,  H10D30/00

Abstract: 本发明构思涉及半导体器件及其制造方法。该制造半导体器件的方法包括：在基板的第一有源鳍上形成垂直间隔开的第一有源图案以及在基板的第二有源鳍上形成垂直间隔开的第二有源图案，该基板具有在其上形成第一有源鳍的第一区域和在其上形成第二有源鳍的第二区域；在第一有源鳍和第二有源鳍以及第一有源图案和第二有源图案上形成第一电极层；在第一区域上形成与第一电极层重叠的第一掩模图案；在第二区域上形成与第一电极层重叠的第二掩模图案；以及使用第二掩模图案作为蚀刻掩模来蚀刻在第一区域上的第一掩模图案和第一电极层以在第二区域上形成第一电极图案。

公开(公告)号：CN112420690A

公开(公告)日：2021-02-26

申请号：CN202010847744.2

申请日：2020-08-21

Applicant: 三星电子株式会社

Inventor： 金庸淏 ,  崔贤宇 ,  姜世求 ,  丁美釐

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明构思涉及半导体器件及其制造方法。该制造半导体器件的方法包括：在基板的第一有源鳍上形成垂直间隔开的第一有源图案以及在基板的第二有源鳍上形成垂直间隔开的第二有源图案，该基板具有在其上形成第一有源鳍的第一区域和在其上形成第二有源鳍的第二区域；在第一有源鳍和第二有源鳍以及第一有源图案和第二有源图案上形成第一电极层；在第一区域上形成与第一电极层重叠的第一掩模图案；在第二区域上形成与第一电极层重叠的第二掩模图案；以及使用第二掩模图案作为蚀刻掩模来蚀刻在第一区域上的第一掩模图案和第一电极层以在第二区域上形成第一电极图案。