公开(公告)号：CN109427800B

公开(公告)日：2024-05-24

申请号：CN201810933109.9

申请日：2018-08-16

Applicant: 三星电子株式会社

Inventor： 尹东吉 ,  金灿镐 ,  郭判硕 ,  全哄秀

IPC: H10B41/35 ,  H10B41/41 ,  H10B43/35 ,  H10B43/40 ,  H10B41/42

Abstract: 一种非易失性存储器件可以包括含外围区域的第一半导体层，外围区域包括在下基板上的一个或更多个外围晶体管。非易失性存储器件还可以包括在外围区域上的第二半导体层，第二半导体层包括上基板，第二半导体层还包括在上基板上的存储单元阵列。上基板可以包括在第一半导体层上的第一上基板、在第一上基板上的第一层和在第一层上的第二上基板。

公开(公告)号：CN109712658B

公开(公告)日：2023-07-18

申请号：CN201811247747.1

申请日：2018-10-25

Applicant: 三星电子株式会社

Inventor： 金灿镐 ,  尹东吉 ,  郭判硕 ,  全哄秀

IPC: G11C16/08 ,  G11C16/24 ,  H10B43/40 ,  H10B43/27

Abstract: 一种半导体存储器包括在基板的第一区域中的第一存储单元阵列和在基板的第二区域中的第二存储单元阵列。第一存储单元阵列包括单元串，并且每个单元串包括在垂直于基板的方向上堆叠的非易失性存储单元。第二存储单元阵列包括易失性存储单元，并且每个易失性存储单元包括选择晶体管和电容器。电容器包括：至少一个接触，与选择晶体管电连接并具有与每个单元串的第一高度相对应的第二高度；以及至少一个第二接触，被供应有接地电压，具有对应于每个单元串的第一高度的第三高度，与所述至少一个第一接触相邻，并与所述至少一个第一接触电分离。

公开(公告)号：CN109427800A

公开(公告)日：2019-03-05

申请号：CN201810933109.9

申请日：2018-08-16

Applicant: 三星电子株式会社

Inventor： 尹东吉 ,  金灿镐 ,  郭判硕 ,  全哄秀

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11531

Abstract: 一种非易失性存储器件可以包括含外围区域的第一半导体层，外围区域包括在下基板上的一个或更多个外围晶体管。非易失性存储器件还可以包括在外围区域上的第二半导体层，第二半导体层包括上基板，第二半导体层还包括在上基板上的存储单元阵列。上基板可以包括在第一半导体层上的第一上基板、在第一上基板上的第一层和在第一层上的第二上基板。

公开(公告)号：CN109712658A

公开(公告)日：2019-05-03

申请号：CN201811247747.1

申请日：2018-10-25

Applicant: 三星电子株式会社

Inventor： 金灿镐 ,  尹东吉 ,  郭判硕 ,  全哄秀

IPC: G11C16/08 ,  G11C16/24 ,  H01L27/11573 ,  H01L27/11582

CPC classification number: G11C14/0018 ,  G11C11/005 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4097 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  H01L27/10808 ,  H01L27/10847 ,  H01L27/1157 ,  H01L27/11578

Abstract: 一种半导体存储器包括在基板的第一区域中的第一存储单元阵列和在基板的第二区域中的第二存储单元阵列。第一存储单元阵列包括单元串，并且每个单元串包括在垂直于基板的方向上堆叠的非易失性存储单元。第二存储单元阵列包括易失性存储单元，并且每个易失性存储单元包括选择晶体管和电容器。电容器包括：至少一个接触，与选择晶体管电连接并具有与每个单元串的第一高度相对应的第二高度；以及至少一个第二接触，被供应有接地电压，具有对应于每个单元串的第一高度的第三高度，与所述至少一个第一接触相邻，并与所述至少一个第一接触电分离。