-
Patent Agency Ranking
公开(公告)号：CN109671676A
公开(公告)日：2019-04-23
申请号：CN201811197947.0
申请日：2018-10-15
Applicant: 三星电子株式会社
IPC: H01L21/8234
Abstract: 提供了制造半导体器件的方法，所述方法可以包括：在衬底上形成有源图案；在所述有源图案上形成横越所述有源图案的栅电极；在所述有源图案中形成与所述栅电极的侧壁相邻的凹部；以及使用源气体和掺杂气体执行化学气相沉积工艺，以在所述凹部中形成源极/漏极区域。所述源气体可以包括硅前体和锗前体，并且所述掺杂气体可以包括镓前体和硼前体。
-
公开(公告)号：CN108573969B
公开(公告)日：2022-10-28
申请号：CN201810189472.4
申请日：2018-03-08
Applicant: 三星电子株式会社
Abstract: 一种集成电路器件包括至少一个鳍型有源区、在至少一个鳍型有源区上的栅线以及在栅线的至少一侧的至少一个鳍型有源区上的源极/漏极区。第一导电插塞连接到源极/漏极区并且包括钴。第二导电插塞连接到栅线并与第一导电插塞间隔开。第三导电插塞连接到第一导电插塞和第二导电插塞的每个。第三导电插塞电连接第一导电插塞和第二导电插塞。
-
公开(公告)号：CN109390337B
公开(公告)日：2023-07-07
申请号：CN201810254456.9
申请日：2018-03-26
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种集成电路装置包括衬底、栅极结构、间隔件结构、源极/漏极区及第一接触件结构。所述衬底包括鳍型有源区。所述栅极结构与衬底上的鳍型有源区交叉，且具有两侧及两个侧壁。所述间隔件结构设置在栅极结构的两个侧壁上，且包括第一间隔件层及第二间隔件层，第一间隔件层与栅极结构的两个侧壁的至少一部分接触，第二间隔件层设置在第一间隔件层上且具有比第一间隔件层的介电常数低的介电常数。所述源极/漏极区设置在栅极结构的两侧。所述第一接触件结构电连接到源极/漏极区且包括设置在源极/漏极区上的第一接触塞以及设置在第一接触塞上的第一金属顶盖层。
-
公开(公告)号：CN109390337A
公开(公告)日：2019-02-26
申请号：CN201810254456.9
申请日：2018-03-26
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种集成电路装置包括衬底、栅极结构、间隔件结构、源极/漏极区及第一接触件结构。所述衬底包括鳍型有源区。所述栅极结构与衬底上的鳍型有源区交叉，且具有两侧及两个侧壁。所述间隔件结构设置在栅极结构的两个侧壁上，且包括第一间隔件层及第二间隔件层，第一间隔件层与栅极结构的两个侧壁的至少一部分接触，第二间隔件层设置在第一间隔件层上且具有比第一间隔件层的介电常数低的介电常数。所述源极/漏极区设置在栅极结构的两侧。所述第一接触件结构电连接到源极/漏极区且包括设置在源极/漏极区上的第一接触塞以及设置在第一接触塞上的第一金属顶盖层。
-
公开(公告)号：CN108573969A
公开(公告)日：2018-09-25
申请号：CN201810189472.4
申请日：2018-03-08
Applicant: 三星电子株式会社
Abstract: 一种集成电路器件包括至少一个鳍型有源区、在至少一个鳍型有源区上的栅线以及在栅线的至少一侧的至少一个鳍型有源区上的源极/漏极区。第一导电插塞连接到源极/漏极区并且包括钴。第二导电插塞连接到栅线并与第一导电插塞间隔开。第三导电插塞连接到第一导电插塞和第二导电插塞的每个。第三导电插塞电连接第一导电插塞和第二导电插塞。
-
-
-
-
Search Results
5
records
(took 0.025 seconds)
