-
Patent Agency Ranking
公开(公告)号：CN109427811B
公开(公告)日：2024-04-16
申请号：CN201810862223.7
申请日：2018-08-01
Applicant: 三星电子株式会社
Abstract: 一种垂直存储器件包括：衬底，其包括单元阵列区域和与单元阵列区域相邻的连接区域；堆叠在衬底的单元阵列区域和连接区域上的多个栅电极层；沟道结构，其在单元阵列区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层；虚设沟道结构，其在连接区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层的至少一部分；以及支撑绝缘层，其在所述多个栅电极层的一部分与虚设沟道结构之间。所述多个栅电极层在连接区域上形成台阶结构。
-
公开(公告)号：CN109427811A
公开(公告)日：2019-03-05
申请号：CN201810862223.7
申请日：2018-08-01
Applicant: 三星电子株式会社
IPC: H01L27/11578
Abstract: 一种垂直存储器件包括：衬底，其包括单元阵列区域和与单元阵列区域相邻的连接区域；堆叠在衬底的单元阵列区域和连接区域上的多个栅电极层；沟道结构，其在单元阵列区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层；虚设沟道结构，其在连接区域上，并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层的至少一部分；以及支撑绝缘层，其在所述多个栅电极层的一部分与虚设沟道结构之间。所述多个栅电极层在连接区域上形成台阶结构。
-
公开(公告)号：CN115224042A
公开(公告)日：2022-10-21
申请号：CN202210131359.7
申请日：2022-02-11
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11573 , H01L27/11578
Abstract: 本公开的半导体器件包括：外围电路结构，包括外围晶体管；半导体层，在外围电路结构上；源极结构，在半导体层上；栅极堆叠结构，设置在源极结构上，并包括交替堆叠的绝缘图案和导电图案；存储沟道结构，电连接到源极结构，并穿透栅极堆叠结构；支撑结构，穿透栅极堆叠结构和源极结构；以及绝缘层，覆盖栅极堆叠结构、存储沟道结构和支撑结构。支撑结构包括接触绝缘图案的侧壁和导电图案的侧壁的外支撑层、以及接触外支撑层的内侧壁的支撑图案和内支撑层。
-
公开(公告)号：CN112802850A
公开(公告)日：2021-05-14
申请号：CN202010817292.3
申请日：2020-08-14
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578 , H01L27/11568 , H01L27/11582
Abstract: 提供了存储器件及其制造方法。所述存储器件可以包括：衬底；第一堆叠结构，所述第一堆叠结构包括交替地堆叠在所述衬底上的多个第一栅极层和多个第一层间绝缘层；第二堆叠结构，所述第二堆叠结构包括交替地堆叠在所述第一堆叠结构上的多个第二栅极层和多个第二层间绝缘层；以及沟道结构，所述沟道结构穿过所述第一堆叠结构和所述第二堆叠结构，其中，所述沟道结构包括位于穿过所述第一堆叠结构的第一沟道孔中的第一部分、位于穿过所述第二堆叠结构的第二沟道孔中的第二部分以及位于第一凹部中的第一突出部，所述第一凹部从所述第一沟道孔的侧部凹进到所述多个第一层间绝缘层中的一层中。
-
公开(公告)号：CN112216677A
公开(公告)日：2021-01-12
申请号：CN202010098442.X
申请日：2020-02-18
Applicant: 三星电子株式会社
IPC: H01L23/525 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，具有单元区、外围区和边界区；堆叠结构，位于单元区上并包括交替地堆叠的绝缘层和互连层；模制层，位于外围区和边界区上；选择线隔离图案，延伸到堆叠结构中；单元沟道结构，穿过堆叠结构；第一虚设图案，延伸到外围区上的模制层中，其中，第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面是共面的，并且第一虚设图案中的至少一个从第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面朝向基底平行于选择线隔离图案或单元沟道结构延伸。
-
-
-
-
Search Results
5
records
(took 0.016 seconds)
