公开(公告)号：CN106971751B

公开(公告)日：2021-07-13

申请号：CN201610917264.2

申请日：2016-10-20

Applicant: 三星电子株式会社

Inventor： 卢亮均 ,  柳济民 ,  金玄基 ,  郑伦在

IPC: G11C5/02

Abstract: 提供了一种包括芯片标识(ID)生成电路的半导体器件。半导体器件可以是包括多个存储芯片的多芯片封装，并且每个存储芯片包括被配置为选择性地修改相应存储芯片的芯片ID的芯片ID生成电路。芯片ID生成电路通过使用模式寄存器测试存储芯片的芯片ID来确定存储芯片的芯片ID，并且通过使用至少两个熔断组来选择性地编程存储芯片的芯片ID。当存储芯片被确定为有缺陷的芯片或者被选择为停止其使用时，芯片ID生成电路可以阻止存储芯片的芯片ID的输出。

公开(公告)号：CN118430610A

公开(公告)日：2024-08-02

申请号：CN202410080230.7

申请日：2024-01-19

Applicant: 三星电子株式会社

Inventor： 金泰润 ,  禹俊命 ,  金泰元 ,  卢亮均

IPC: G11C11/4091 ,  G11C11/4094

Abstract: 一种LSA电路包括串联连接在局部I/O线和互补局部I/O线之间的第一感测晶体管和第二感测晶体管；被配置为在LSA电路的预感测操作期间将LSA感测电压驱动到第一感测晶体管和第二感测晶体管之间的连接节点的预感测驱动器；以及被配置为在LSA电路的主感测操作期间将LSA感测电压驱动到该连接节点的主感测驱动器。预感测驱动器的驱动强度被设置为弱于主感测驱动器的驱动强度，并且预感测驱动器在主感测驱动器之前被驱动。

公开(公告)号：CN107068175A

公开(公告)日：2017-08-18

申请号：CN201710063703.2

申请日：2017-02-03

Applicant: 三星电子株式会社

Inventor： 卢亮均 ,  宋镐永 ,  申相雄

IPC: G11C11/406

CPC classification number: G11C11/40615 ,  G06F3/0604 ,  G06F3/0659 ,  G06F3/0673 ,  G11C11/40611 ,  G11C11/40618 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4096 ,  G11C11/406

Abstract: 一种易失性存储器设备包括刷新控制器，该刷新控制器被配置为控制在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行的隐藏刷新操作。易失性存储器设备被配置为响应于接收到刷新命令来执行常规刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间隐藏刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于刷新信息在参考时间的剩余部分期间执行期望数目的常规刷新操作。常规刷新操作的期望数目是基于参考时间期间的刷新操作的目标数目与参考时间期间的隐藏刷新操作的计数值之间的差的整数。

公开(公告)号：CN107068175B

公开(公告)日：2022-06-07

申请号：CN201710063703.2

申请日：2017-02-03

Applicant: 三星电子株式会社

Inventor： 卢亮均 ,  宋镐永 ,  申相雄

IPC: G11C11/406

Abstract: 一种易失性存储器设备包括刷新控制器，该刷新控制器被配置为控制在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行的隐藏刷新操作。易失性存储器设备被配置为响应于接收到刷新命令来执行常规刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间隐藏刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于刷新信息在参考时间的剩余部分期间执行期望数目的常规刷新操作。常规刷新操作的期望数目是基于参考时间期间的刷新操作的目标数目与参考时间期间的隐藏刷新操作的计数值之间的差的整数。

公开(公告)号：CN106971751A

公开(公告)日：2017-07-21

申请号：CN201610917264.2

申请日：2016-10-20

Applicant: 三星电子株式会社

Inventor： 卢亮均 ,  柳济民 ,  金玄基 ,  郑伦在

IPC: G11C5/02

CPC classification number: G11C17/18 ,  G11C8/12 ,  G11C17/16 ,  G11C29/1201 ,  G11C29/88 ,  G11C2029/4402 ,  G11C5/02

Abstract: 提供了一种包括芯片标识(ID)生成电路的半导体器件。半导体器件可以是包括多个存储芯片的多芯片封装，并且每个存储芯片包括被配置为选择性地修改相应存储芯片的芯片ID的芯片ID生成电路。芯片ID生成电路通过使用模式寄存器测试存储芯片的芯片ID来确定存储芯片的芯片ID，并且通过使用至少两个熔断组来选择性地编程存储芯片的芯片ID。当存储芯片被确定为有缺陷的芯片或者被选择为停止其使用时，芯片ID生成电路可以阻止存储芯片的芯片ID的输出。