-
Patent Agency Ranking
公开(公告)号：CN110943085B
公开(公告)日：2024-07-09
申请号：CN201910711072.X
申请日：2019-08-02
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。
-
公开(公告)号：CN110444474A
公开(公告)日：2019-11-12
申请号：CN201910278642.0
申请日：2019-04-08
Applicant: 三星电子株式会社
IPC: H01L21/3105 , H01L21/306
Abstract: 一种形成半导体器件的方法，包括：在衬底上形成设计图案，其中，设计图案从衬底突出；在衬底上形成填充层，其中，填充层至少部分地覆盖设计图案；使用激光照射工艺和/或离子注入工艺在填充层中形成与设计图案相邻的防抛光图案；以及使用化学机械抛光(CMP)工艺去除填充层以暴露出设计图案。
-
公开(公告)号：CN112397384A
公开(公告)日：2021-02-23
申请号：CN202010781737.7
申请日：2020-08-06
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/033
Abstract: 可以提供一种制造半导体器件的方法，该方法包括：准备包括晶片内部区域和晶片边缘区域的基板，该晶片内部区域包括芯片区域和划片槽区域；在基板上依次堆叠模制层和支撑层；在支撑层上形成第一掩模层，第一掩模层包括在晶片边缘区域上的第一台阶区域；在第一台阶区域上形成台阶差补偿图案；在第一掩模层和台阶差补偿图案上形成包括开口的第二掩模图案；以及使用第二掩模图案作为蚀刻掩模依次蚀刻第一掩模层、支撑层和模制层以在至少模制层中形成多个孔。
-
公开(公告)号：CN110943085A
公开(公告)日：2020-03-31
申请号：CN201910711072.X
申请日：2019-08-02
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。
-
公开(公告)号：CN109021833A
公开(公告)日：2018-12-18
申请号：CN201810596550.2
申请日：2018-06-11
Applicant: 三星电子株式会社 , 凯斯科技股份有限公司
IPC: C09G1/02 , H01L21/304 , H01L21/302
CPC classification number: C09G1/02 , H01L21/28079 , H01L21/28123 , H01L21/3212 , H01L27/10814 , H01L27/10823 , H01L27/10876 , H01L21/302 , H01L21/304 , H01L21/3043
Abstract: 本揭露提供一种用于抛光金属层的浆料组合物及一种使用所述浆料组合物制作半导体装置的方法。用于抛光金属层的浆料组合物包括：包含金属氧化物的抛光颗粒；包含过氧化氢的氧化剂；以及包含选自由磷酸酯、亚磷酸酯、次磷酸酯、偏磷酸酯及其盐组成的群组的至少一者的第一抛光调节剂，其中以100重量％的所述用于抛光金属层的浆料组合物计，氧化剂的含量是0.01重量％到0.09重量％。本揭露的浆料组合物可提供高抛光速率。
-
-
-
-
Search Results
5
records
(took 0.028 seconds)
