公开(公告)号：CN119451100A

公开(公告)日：2025-02-14

申请号：CN202410179994.1

申请日：2024-02-18

Applicant: 三星电子株式会社

Inventor： 姜玧求 ,  金东泳 ,  朴宰弘 ,  元硕载

IPC: H10B12/00 ,  H01L21/762

Abstract: 本发明构思涉及半导体装置及其制造方法，根据一些示例实施例的半导体装置包括：基底，包括由器件隔离层限定的有源区域；字线，与有源区域交叉且叠置；位线，在与字线不同的方向上与有源区域交叉；直接接触件，将有源区域和位线连接，并且包括金属材料；掩埋接触件，连接到有源区域；以及位线间隔件，位于位线与掩埋接触件之间，其中，直接接触件的宽度与位线的宽度不同，并且位线间隔件位于直接接触件的上表面上。

公开(公告)号：CN119317102A

公开(公告)日：2025-01-14

申请号：CN202410204211.0

申请日：2024-02-23

Applicant: 三星电子株式会社

Inventor： 元硕载 ,  朴宰弘 ,  姜玧求 ,  金东泳

IPC: H10B12/00

Abstract: 公开了一种半导体器件，包括：有源图案，位于衬底上并且被器件隔离图案围绕；字线，字线沿第一方向延伸并且位于有源图案和器件隔离图案上，其中第一方向平行于衬底的底表面；位线，位线在所述有源图案上沿第二方向延伸，其中第二方向与第一方向相交；存储节点接触，位于有源图案上；着陆焊盘，着陆焊盘包括依次设置在存储节点接触上的其间具有界面的下着陆焊盘和上着陆焊盘；以及栅栏图案，栅栏图案位于字线上并且位于着陆焊盘的侧表面上。栅栏图案的顶表面的高度高于下着陆焊盘的顶表面的高度。

公开(公告)号：CN118678663A

公开(公告)日：2024-09-20

申请号：CN202311557212.5

申请日：2023-11-21

Applicant: 三星电子株式会社

Inventor： 元硕载 ,  姜玧求 ,  朴宰弘

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 半导体装置可以包括：衬底上的器件隔离部，器件隔离部限定第一有源部分和第二有源部分，第一有源部分的中心部分在第一方向上与第二有源部分的边缘部分相邻。第一杂质区可以在第一有源部分的中心部分中，第二杂质区可以在第二有源部分的边缘部分中。第一位线可以与第一杂质区直接接触，并且可以在与第一方向相交的第二方向上横跨衬底延伸。存储节点接触件可以与第二杂质区接触，存储节点接触件的上侧壁和下侧壁在存储节点接触件的共同侧上彼此不竖直对齐。

公开(公告)号：CN118695589A

公开(公告)日：2024-09-24

申请号：CN202410332744.7

申请日：2024-03-22

Applicant: 三星电子株式会社

Inventor： 元硕载 ,  姜玧求 ,  朴宰弘

IPC: H10B12/00

Abstract: 本公开提供了包括位线的半导体器件。在一些实施方式中，半导体器件包括：衬底，包括由器件隔离层界定的多个有源区；在衬底上沿第一水平方向延伸的多条位线；在所述多个有源区中的第一有源区与所述多条位线中的在第一有源区上的第一位线之间的位线接触；以及在所述多个有源区中与第一有源区相邻的第二有源区上的有源焊盘。位线接触包括第一接触层和在第一接触层上的第二接触层。有源焊盘设置为面向位线接触。

公开(公告)号：CN110729302A

公开(公告)日：2020-01-24

申请号：CN201910567771.1

申请日：2019-06-27

Applicant: 三星电子株式会社

Inventor： 殷圣豪 ,  姜大焕 ,  金成元 ,  金英培 ,  元硕载

IPC: H01L27/11568 ,  H01L27/11582

Abstract: 提供了一种可变电阻非易失性存储器装置，其包括：半导体基底；第一导线，均在半导体基底上沿与半导体基体垂直的第一方向延伸，并在第二方向上间隔开。第二导线在第一导线的第一侧上沿与半导体基底平行的第二方向延伸，第三导线在第一导线的与第一侧相对的第二侧上沿第二方向延伸。第一非易失性存储器单元位于第一导线的第一侧上，并结合到第二导线和第一导线，第一非易失性存储器单元包括以第一序列布置的开关元件、可变电阻元件和电极。第二非易失性存储器单元位于第一导线的第二侧上，并结合到第三导线和第一导线，第二非易失性存储器单元包括以第二序列布置的开关元件、可变电阻元件和电极，第一序列和第二序列关于第一导线对称。