公开(公告)号：CN109698196B

公开(公告)日：2020-12-29

申请号：CN201811621100.0

申请日：2018-12-28

Applicant: 电子科技大学

Inventor： 周锌 ,  赵凯 ,  王睿迪 ,  乔明 ,  张波

IPC: H01L27/06 ,  H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明提出了一种功率半导体器件，包括第二导电类型衬底、第一导电类型下漂移区、第一导电类型漏极接触区、漏极金属电极、第二导电类型下体区、第一导电类型下源极区、第二导电类型下体接触区、下源电极、下栅介质层、下栅电极、埋氧化层、第一导电类型上漂移区、第二导电类型上体区、第一导电类型上源极区、第二导电类型上体接触区、上源电极、第一导电类型上漏极接触区、上栅介质层、上栅电极，本发明降低了LDMOS器件的导通电阻，同时不影响器件的关态击穿电压特性，在维持击穿电压不变的基础上，采用本发明提出的双层LDMOS器件结构，相比传统LDMOS器件导通电阻降低超过50％，因此有效降低了器件的器件的导通功耗。

公开(公告)号：CN110190121A

公开(公告)日：2019-08-30

申请号：CN201910456675.X

申请日：2019-05-29

Applicant: 电子科技大学

Inventor： 周锌 ,  赵凯 ,  师瑞鑫 ,  乔明 ,  张波

IPC: H01L29/739 ,  H01L29/78

Abstract: 本发明提供一种具有瞬时剂量率辐射加固结构的横向SOI高压器件，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、栅氧化层、埋氧层、栅电极、源电极和漏电极；多个绝缘埋层覆盖第一型掺杂杂质漂移区和第二型掺杂杂质阱区的交界处；本发明提供的横向高压器件可减少瞬时光电流的产生并避免寄生效应引起器件的烧毁，以此来提高器件抗瞬时剂量率辐射的能力。

公开(公告)号：CN109904237A

公开(公告)日：2019-06-18

申请号：CN201910203095.X

申请日：2019-03-18

Applicant: 电子科技大学

Inventor： 周锌 ,  张凌芳 ,  李治璇 ,  王睿迪 ,  乔明 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种具有瞬时剂量率辐射加固结构的横向SOI高压器件，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、栅氧化层、埋氧层、栅电极、源电极和漏电极；在所述的第二型掺杂杂质阱区和第一型掺杂杂质漂移区交界的地方还设置有绝缘介质埋层，本发明提供的横向高压器件可减少瞬时光电流的产生并避免寄生效应引起器件的烧毁，以此来提高器件抗瞬时剂量率辐射的能力。

公开(公告)号：CN109698196A

公开(公告)日：2019-04-30

申请号：CN201811621100.0

申请日：2018-12-28

Applicant: 电子科技大学

Inventor： 周锌 ,  赵凯 ,  王睿迪 ,  乔明 ,  张波

IPC: H01L27/06 ,  H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明提出了一种功率半导体器件，包括第二导电类型衬底、第一导电类型下漂移区、第一导电类型漏极接触区、漏极金属电极、第二导电类型下体区、第一导电类型下源极区、第二导电类型下体接触区、下源电极、下栅介质层、下栅电极、埋氧化层、第一导电类型上漂移区、第二导电类型上体区、第一导电类型上源极区、第二导电类型上体接触区、上源电极、第一导电类型上漏极接触区、上栅介质层、上栅电极，本发明降低了LDMOS器件的导通电阻，同时不影响器件的关态击穿电压特性，在维持击穿电压不变的基础上，采用本发明提出的双层LDMOS器件结构，相比传统LDMOS器件导通电阻降低超过50％，因此有效降低了器件的器件的导通功耗。

公开(公告)号：CN109411540A

公开(公告)日：2019-03-01

申请号：CN201811288618.7

申请日：2018-10-31

Applicant: 电子科技大学

Inventor： 周锌 ,  赵凯 ,  马阔 ,  王睿迪 ,  乔明 ,  张波

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/40 ,  H01L29/06

Abstract: 本发明提供一种具有低比导通电阻的横向高压器件，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、介质层、多晶硅栅、源极金属和漏极金属；在所述第二型掺杂杂质阱区到第一型掺杂杂质阱区之间区域的正上方及左右两侧的介质层中还设置有n个电极，n≥2，n个电极中任意两电极在第二型掺杂杂质阱区到第一型掺杂杂质阱区的方向上的投影之间有间隔，且每个电极偏置在固定不同的电位，本发明提供的横向高压器件可在提高器件耐压的同时降低器件的导通电阻，有效缓解了横向高压器件导通电阻与耐压之间的矛盾。

公开(公告)号：CN104752512B

公开(公告)日：2018-11-13

申请号：CN201510099115.5

申请日：2015-03-06

Applicant: 电子科技大学

Inventor： 乔明 ,  周锌 ,  李阳 ,  代刚 ,  陈钢 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供了一种具有多电极结构的横向高压器件，属于半导体功率器件领域。包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、介质层、多晶硅栅、源极金属和漏极金属；其特征在于，在所述第二型掺杂杂质阱区到第一型掺杂杂质阱区之间区域的上方的介质层中还设置有n个电极，n≥2，所述n个电极中任意两电极在横向方向上的投影之间有间隔，且每个电极偏置在不同的电位。本发明提供的横向高压器件可在提高器件耐压的同时降低器件的导通电阻，有效缓解了横向高压器件导通电阻与耐压之间的矛盾。

公开(公告)号：CN105161538A

公开(公告)日：2015-12-16

申请号：CN201510478465.2

申请日：2015-08-07

Applicant: 电子科技大学

Inventor： 乔明 ,  王裕如 ,  代刚 ,  周锌 ,  何逸涛 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/0611 ,  H01L29/0684 ,  H01L29/66659

Abstract: 本发明提供一种横向高压器件及其制备方法，器件的元胞结构包括第一导电类型半导体衬底、第二导电类型半导体漂移区，第二导电类型半导体漂移区自下而上依次层叠设置多个第二导电类型半导体子漂移区，方法为：采用外延工艺依次形成第二导电类型半导体子漂移区，在第二导电类型半导体子漂移区中注入形成第一导电类型半导体降场层、第二导电类型半导体重掺杂层和第一导电类型半导体体区，本发明是将传统的漂移区结构制作为多层漂移区叠加构成漂移区的结构，这样每个子漂移区都有一条低阻的最近导电路径，可以降低器件的导通电阻；关态时，每个漂移区内的降场层辅助耗尽漂移区，从而提高器件的击穿电压，缓解比导通电阻和耐压的矛盾关系。

公开(公告)号：CN105140269A

公开(公告)日：2015-12-09

申请号：CN201510473666.3

申请日：2015-08-05

Applicant: 电子科技大学

Inventor： 乔明 ,  王裕如 ,  张晓菲 ,  代刚 ,  周锌 ,  何逸涛 ,  张波

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/0634 ,  H01L29/7833

Abstract: 本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，直线结终端结构和曲率结终端结构相连部分，在Y方向，P型埋层超出N型漂移区距离为5微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区会向Y方向扩散，将P型埋层超出N型漂移区2一些距离，使得扩散出去的N型漂移区有P型杂质耗尽，这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡的问题，避免器件提前击穿，从而得到最优化的击穿电压。

公开(公告)号：CN105070754A

公开(公告)日：2015-11-18

申请号：CN201510477666.0

申请日：2015-08-07

Applicant: 电子科技大学

Inventor： 乔明 ,  代刚 ,  王裕如 ,  周锌 ,  何逸涛 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/06 ,  H01L29/66681

Abstract: 本发明提供一种横向高压器件及其制备方法，器件元胞结构包括第一导电类型半导体衬底、第二导电类型半导体漂移区，第二导电类型半导体漂移区自下而上依次层叠设置多个第二导电类型半导体子漂移区，方法为：采用离子注入工艺在第一导电类型半导体衬底上注入第二导电类型半导体第一漂移区；采用外延工艺依次形成其他第二导电类型半导体子漂移区；采用离子注入在第二导电类型半导体子漂移区内形成第一导电类型半导体降场层、第二导电类型半导体重掺杂层，本发明是将传统的漂移区制作为多层漂移区叠加的结构，这样每个子漂移区都有一条低阻最近导电路径，可以降低导通电阻；关态时，每个漂移区内的降场层辅助耗尽漂移区，从而提高器件的击穿电压。

公开(公告)号：CN105047693A

公开(公告)日：2015-11-11

申请号：CN201510475514.7

申请日：2015-08-05

Applicant: 电子科技大学

Inventor： 乔明 ,  王裕如 ,  代刚 ,  张晓菲 ,  周锌 ,  何逸涛 ,  张波

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/0684 ,  H01L29/78

Abstract: 本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，直线结终端结构和曲率结终端结构相连部分，在Y方向，P型埋层超出N型漂移区距离为5微米；同时P型埋层还超出N型掺杂层3微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区会向Y方向扩散，将P型埋层超出N型漂移区2一些距离，使得扩散出去的N型漂移区有P型杂质耗尽，这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡的问题，避免器件提前击穿，从而得到最优化的击穿电压。