-
公开(公告)号：CN1822510A
公开(公告)日：2006-08-23
申请号：CN200610037918.9
申请日：2006-01-23
Applicant: 南京大学
Abstract: 本发明公开了一种高速的减少存储需求的低密度校验码解码器，它包含参数结点计算单元VPU模块、校验结点计算单元CPU模块和控制逻辑模块；VPU模块接收待解码序列，存储该原始信息并开始迭代解码，在迭代解码过程中，CPU模块与VPU模块相互传递信息，各自进行行操作和列操作，并由CPU存储校验操作结果；控制逻辑模块对VPU模块和CPU模块的循环操作进行控制，并输出解码得到的合法码字。本发明针对移位LDPC码，充分利用最小和解码算法来降低存储需求以及高度并行来提高解码速率，节省了消息存储需求，达到了更快的解码速度和更高的吞吐率。
-
公开(公告)号：CN114138235B
公开(公告)日：2025-05-06
申请号：CN202111480141.4
申请日：2021-12-06
Applicant: 南京大学
IPC: G06F7/72
Abstract: 本发明提供了一种软硬协同的分段扫描式蒙哥马利模幂计算系统。SoC平台内置ARM处理器和FPGA资源。ARM端主要做整体任务调度，以及#imgabs0#进制分段扫描算法所必备的数据预处理。将处理好的数据存入SRAM的特定地址中，之后启动FPGA进行运算。FPGA端实现模块化设计，包括地址生成模块，模逆模块，CIOS蒙哥马利模乘模块，分段扫描式蒙哥马利模幂控制模块等。本发明实现256bit模幂，采用6bit的分段扫描方式，需要进行(#imgabs1#)的数据预处理，存入SRAM。具体的蒙哥马利模乘模块采用CIOS算法实现，将大位宽256bit乘法进行64bit拆分，减少大位宽乘法所带来的面积消耗，同时对CIOS算法进行流水化方面的优化，将原来的两个内循环进行流水处理，仅增加少量周期完成两个内循环，提高执行效率。
-
公开(公告)号：CN119560468A
公开(公告)日：2025-03-04
申请号：CN202510113094.1
申请日：2025-01-24
Applicant: 南京大学
IPC: H01L23/473 , H01L23/373 , H01L23/367
Abstract: 本发明公开了用于大尺寸大功率人工智能芯片的封装散热结构，属于芯片散热技术领域，芯片的封装散热结构包括：基板；完成晶圆级封装多芯片结构，位于基板的一侧，完成晶圆级封装多芯片结构包括若干芯片和围堰，芯片包括相对设置的功能面和背面，围堰环绕设置于芯片的外围，围堰靠近芯片背面一侧的表面与芯片的背面平齐；金属散热盖，盖设于基板的一侧，并与基板围成用于容置完成晶圆级封装多芯片结构的容置腔，金属散热盖与位于最外围的围堰通过粘贴胶固定连接；若干芯片、相邻芯片间的围堰、金属散热盖与粘贴胶共同围成液态金属散热通道，液态金属散热通道内填充有液态金属且末端封闭，本发明提供的封装散热结构具有较高的散热能力。
-
公开(公告)号：CN119538997A
公开(公告)日：2025-02-28
申请号：CN202411575013.1
申请日：2024-11-06
Applicant: 南京大学
Abstract: 本发明涉及深度学习加速的技术领域，公开了一种基于异构SoC的混合精度DNN性能成本模型构建系统，获取不同数据量从低精度到高精度和从高精度到低精度精度转换的时间和功耗，量化执行所述精度转换的时间，分析精度转换对计算流水线的执行开销和数据搬运开销，通过构建混合精度执行成本模型量化不同映射计划在异构SoC上的执行时间、功耗、层间切换开销和精度转换开销来构建系统，通过该系统进行层配置和统计信息决定每层的计算精度，估计不同环境条件下的功耗和执行时间，模拟在不同温度条件下系统的功耗和性能表，并实施实时监控机制来检测温度变化，实现的系统具有更高的能效，适用于能源敏感的应用场景。
-
公开(公告)号：CN119474626A
公开(公告)日：2025-02-18
申请号：CN202411565457.7
申请日：2024-11-05
Applicant: 南京大学
IPC: G06F17/15
Abstract: 本发明属于DSP信号滤波领域，尤其涉及一种多功能线性卷积加速器及方法，包括：所述配置子模块通过总线接收启动信号和配置信号，所述第一状态机子模块在查询并解析所述配置子模块配置的启动信号和第一配置信号后，通过第二状态机子模块启动并配置端口模块，待控制模块接收到端口模快的运算启动信号后，通过第三状态机子模块和第四状态机子模块对应启动并配置访存模块和运算模块，待所述控制模块接收到端口模块和访存模块的结束信号后，向所述端口模块、缓存模块、访存模块和运算模块发送复位信号，同时向状态子模块写入结束状态，等待下一次启动；本发明通过复用访存逻辑和运算逻辑，实现对数字信号处理算法的高性能硬件加速。
-
Patent Agency Ranking
公开(公告)号：CN119441131A
公开(公告)日：2025-02-14
申请号：CN202411555388.1
申请日：2024-11-04
Applicant: 南京大学
Abstract: 本发明公开了一种二维访存控制器的动态重构方法，属于访存控制器技术领域，其具体包括：提取矩阵算法的并行度及运算特征，据此确定存储模块的分区方式并分区存储矩阵源数据；基于并行度确定源数据通道的启用数量，实现数据从存储到计算的高效传输；根据并行度和运算特征，通过源数据通道将矩阵源数据从存储模块搬至计算模块，执行矩阵运算；运算结束后，根据并行度和结果确定结果数据通道的启用数量，将结果传回存储模块；根据算法和运算需求动态调整各模块配置，提高了矩阵运算的灵活性和效率。
-
公开(公告)号：CN119441089A
公开(公告)日：2025-02-14
申请号：CN202411555387.7
申请日：2024-11-04
Applicant: 南京大学
Abstract: 本发明涉及数据传输技术领域，尤其涉及一种适用于FFT算法的数据传输通路，本发明提出以下方案，通过AXI总线从DDR存储器获取数据，经DMA传输至SRAM阵列。采用数据传输接口结合fft_port模块，使每周期传输256bit数据(四个64bit浮点数)，实现了传输速率的4倍提升。该通路包括无冲突访存控制器，通过索引‑地址转换规则将数据高效存储至SRAM。此外，系统支持多批处理和补零操作，确保数据点数符合FFT算法要求，适应2的n次方和非2的n次方数据集的处理需求。握手信号控制单元动态管理ack信号，在补零期间暂停数据传输。该通路支持最大4M点的FFT运算，满足高效、大规模数据处理需求。
-
公开(公告)号：CN119202828A
公开(公告)日：2024-12-27
申请号：CN202411247094.2
申请日：2024-09-06
Applicant: 南京大学
IPC: G06F18/241 , A61B5/369 , A61B5/372 , A61B5/00 , G06F18/2431 , G06F18/214 , G06F18/2131 , G06F18/10 , G06N3/0464
Abstract: 本申请的一种轻量化的癫痫脑电信号四分类方法，涉及脑电信号处理技术领域，通过采集用户的脑电信号；集成短时傅里叶变换、频谱重构策略、一维卷积神经网络和长短时记忆网络，构建脑电信号四分类模型；基于训练好的脑电信号四分类模型，将用户的脑电信号作为输入，输出脑电信号属于每个类别的概率值；比较四个类别的概率值，将概率值最大的类别作为该脑电信号的所属类别，根据所属类别发送相应的警报。相比传统的二分类、三分类模型，本申请的脑电信号四分类模型将发作后期的特征纳入了识别的范围，实现了模型准确率的提升，基于频谱重构策略的轻量化设计，使得本申请的一种轻量化的癫痫脑电信号四分类方法得以应用于边缘可穿戴设备场景。
-
公开(公告)号：CN113269317B
公开(公告)日：2024-05-31
申请号：CN202110400723.0
申请日：2021-04-14
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0464 , G06N3/049 , G06N3/08
Abstract: 本发明提出一种脉冲神经网络计算阵列，可以支持卷积——池化的连续运算，可以支持脉冲神经网络的并行推理运算，提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇，每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接，脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中，膜电位累加器用于对输入的脉冲序列进行累加运算；脉冲发射器根据累加器输入的膜电位，判断是否向下一级发射脉冲；池化缓冲区对脉冲发射器的脉冲进行计数和缓存；池化比较器对缓冲区的输入进行比较运算。
-
公开(公告)号：CN115550235B
公开(公告)日：2024-02-09
申请号：CN202211014355.7
申请日：2022-08-23
Applicant: 南京大学
IPC: H04L45/00 , H04L45/586 , H04L45/60
Abstract: 本发明公开一种面向神经网络平台的单周期路由器，属于片上网络技术领域。本发明基于XY维序路由算法，根据切片可能前往的输出方向为不同端口的输入缓冲区分配异构的虚通道；在路由器中设有虚通道标识更新单元，通过虚通道标识更新提前判断切片在下一跳路由写入的虚通道即下一跳路由的输出方向，并更新其通道标识位，该逻辑时序开销隐藏在切片的线传输延时中。本发明通过对不同向通信流量的异构处理，简化了仲裁单元的数量和结构，降低了仲裁逻辑的时序开销，优化了路由流水线，有效降低片上网络的通信延时，改善网络扩展带来的延时上升情况，实现了单切片快速通行的方案，具有良好的使用价值和广泛的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
237
records
(took 0.031 seconds)
