公开(公告)号：CN104124209A

公开(公告)日：2014-10-29

申请号：CN201310151384.2

申请日：2013-04-27

申请人： 上海华虹宏力半导体制造有限公司

发明人： 郭振强 ,  陈瑜 ,  罗啸 ,  赵阶喜 ,  马斌 ,  陈华伦

IPC分类号： H01L21/8238 ,  H01L21/28

CPC分类号： H01L21/82385

摘要： 本发明公开了一种CMOS器件的制造方法，包括步骤：形成浅沟槽场氧并隔离出有源区。形成CMOS器件的阱区。在硅衬底的正面依次生长栅氧化层、多晶硅层并对多晶硅层进行掺杂。依次沉积金属硅化钨层和顶层氮化硅层。采用光刻工艺定义出栅极图形，依次对顶层氮化硅层、金属硅化钨层和多晶硅层进行干法刻蚀工艺形成栅极结构，金属硅化钨层的刻蚀采用干法异向刻蚀加干法同向刻蚀。本发明能够使得刻蚀后的栅极中金属硅化钨会相对于顶层氮化硅层和多晶硅层会向栅极中心凹陷一段距离，能使后续在金属硅化钨处形成的侧墙的厚度增加，能够提高CMOS器件的自对准接触孔和栅极之间的击穿电压，提高器件的性能。

公开(公告)号：CN103809303A

公开(公告)日：2014-05-21

申请号：CN201210439422.X

申请日：2012-11-06

申请人： 上海华虹宏力半导体制造有限公司

发明人： 陈瑜 ,  罗啸 ,  王玉杰 ,  陈华伦

IPC分类号： G02F1/015

摘要： 本发明公开了一种可调光分路器，包括：N+半导体层；形成于N+半导体层上的脊形波导区，该脊形波导区由无掺杂硅层光刻刻蚀后形成；在脊形波导区和N+半导体层表面形成有金属层，金属层和N+半导体层接触形成肖特基二极管，该肖特基二极管将脊形波导区包围并通过肖特基二极管对脊形波导区进行载流子注入实现脊形波导区折射率的调节。本发明还公开了一种可调光分路器的制造方法。本发明能减少器件的结电容、减少器件调制时的反向恢复时间，提高器件的调制速度。

公开(公告)号：CN103681334A

公开(公告)日：2014-03-26

申请号：CN201210337223.8

申请日：2012-09-12

申请人： 上海华虹宏力半导体制造有限公司

发明人： 陈瑜 ,  罗啸 ,  李喆

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L21/28044

摘要： 本发明公开了一种抑制PMOS器件工艺中栅极多晶硅耗尽的方法，包括步骤：在栅极多晶硅中注入硼离子；在栅极多晶硅表面进行氮离子注入；在栅极多晶硅的表面形成钨硅层。本发明通过在PMOS器件的栅极多晶硅硼注入之后，再进行氮离子注入，能在栅极多晶硅表面形成一层致密的氮化膜，氮化膜能够阻止硼向栅极多晶硅的表面扩散，能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中硼穿透到WSI层中而引起的栅极多晶硅耗尽现象的发生，使PMOS器件的阈值电压稳定。

公开(公告)号：CN108831885B

公开(公告)日：2022-08-16

申请号：CN201810696878.1

申请日：2018-06-29

申请人： 上海华虹宏力半导体制造有限公司

发明人： 袁苑 ,  陈瑜

IPC分类号： H01L27/112 ,  H01L27/11521

摘要： 本发明公开了一种改善PMOS OTP性能的方法，在存储器金属层设置一条金属线，所述金属线横跨存储器的浮栅，且两侧包住浮栅，在金属线上接上控制电源。当在浮栅上的金属线上施加正电压时，抵消部分浮栅上的耦合电容，沟道漏电减少，改善编程干扰性能；当在当在浮栅上的金属线上施加负电压时，更多的负电荷耦合在浮栅上，得到同样的电流下编程电压降低，编程速度提高，窗口更大。

公开(公告)号：CN109950249A

公开(公告)日：2019-06-28

申请号：CN201910211373.6

申请日：2019-03-20

申请人： 上海华虹宏力半导体制造有限公司

发明人： 单园园 ,  郭振强 ,  陈瑜 ,  胡君

IPC分类号： H01L27/1157 ,  H01L27/11524 ,  H01L21/28 ,  G03F7/00

摘要： 本发明公开了一种SONOS器件的制造方法，包括步骤：在半导体衬底上形成浅沟槽；光刻打开存储区的形成区域并进行深阱注入；在浅沟槽中填充氧化层；形成第一牺牲氧化层；光刻形成第一光刻胶图形来打开存储管的形成区域并注入形成存储管的沟道区；将存储管形成区域的第一牺牲氧化层去除然后去除光刻胶；生长ONO层；光刻打开P型器件的形成区域，去除打开区域的ONO层并注入形成P型器件的沟道区；光刻打开N型器件的形成区域，去除打开区域的ONO层并注入形成N型器件的沟道区；去除第一牺牲氧化层，形成存储管外的栅介质层；形成多晶硅栅。本发明能节省一块用于单独定义ONO层的光刻板，从而能降低工艺成本且不会改变器件的性能。

公开(公告)号：CN104681609B

公开(公告)日：2017-12-05

申请号：CN201310643175.X

申请日：2013-12-03

申请人： 上海华虹宏力半导体制造有限公司

发明人： 李喆 ,  王黎 ,  陈瑜 ,  陈华伦

IPC分类号： H01L29/78 ,  H01L29/36 ,  H01L21/336

摘要： 本申请公开了一种n型LDMOS器件,在p型硅衬底中具有深n阱和轻掺杂p阱一。在深n阱中具有轻掺杂p阱二、重掺杂p阱二和重掺杂n阱二；在轻掺杂p阱二中具有重掺杂n阱一；在重掺杂p阱二中具有源极和体区引出区；在重掺杂n阱一中具有漏极；在重掺杂n阱二中具有保护环引出区；在部分的重掺杂p阱二、部分的轻掺杂p阱二和部分的重掺杂n阱一之上具有栅氧化层；在栅氧化层和紧邻的部分隔离结构四之上具有多晶硅栅极。在轻掺杂p阱一中具有环形的重掺杂p阱一；在重掺杂p阱一中具有衬底引出区。在硅材料的表面具有多个隔离结构。本申请能够提高n型LDMOS器件中的寄生PNP三极管的纵向穿通电压，而不改变衬底与深n阱之间的PN结的耐压。

公开(公告)号：CN104681608B

公开(公告)日：2017-12-05

申请号：CN201310641803.0

申请日：2013-12-03

申请人： 上海华虹宏力半导体制造有限公司

发明人： 李喆 ,  王黎 ,  陈瑜 ,  陈华伦

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本申请公开了一种高隔离性的n型LDMOS器件。在p型硅衬底中具有深n阱、轻掺杂n阱和轻掺杂p阱一。在深n阱中具有轻掺杂p阱二；在轻掺杂p阱二中具有重掺杂p阱二和重掺杂n阱一；在重掺杂p阱二中具有n型重掺杂的源极和体区引出区；在重掺杂n阱一中具有漏极；在部分的重掺杂p阱二和部分的重掺杂n阱一之上具有栅氧化层；在栅氧化层和紧邻的部分隔离结构四之上具有多晶硅栅极。在轻掺杂p阱一中具有重掺杂p阱一；在重掺杂p阱一中具有衬底引出区。在轻掺杂n阱中具有重掺杂n阱二；在重掺杂n阱二中具有保护环引出区。在硅材料的表面具有多个隔离结构。本申请可以实现体区与衬底、衬底与保护环、漏极与保护环的良好电学隔离。

公开(公告)号：CN104425489B

公开(公告)日：2017-03-01

申请号：CN201310365045.4

申请日：2013-08-20

申请人： 上海华虹宏力半导体制造有限公司

发明人： 郭振强 ,  陈瑜 ,  邢超

IPC分类号： H01L27/06 ,  H01L29/06 ,  H01L21/265 ,  H01L21/822

摘要： 本发明公开了一种高压器件和低压器件集成结构，高低压器件集成在同一P型硅衬底上，在硅衬底中形成有和硅衬底相同面积的P型悬浮深阱，在硅衬底中的部分面积中形成有N型深阱，N型深阱位于P型悬浮深阱的顶部并相接触。高压器件的沟道区、漏区扩展区和隔离阱区都采用和低压器件相同的N阱或P阱组成。在N型深阱之外的区域，P型悬浮深阱能够对其顶部的N阱进行隔离；N型深阱能够对其顶部的P阱进行隔离。本发明还公开了一种高压器件和低压器件集成方法。本发明能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低，能使低压器件的参数保持不变，能减少低压器件之间的隔离区的宽度、缩小器件面积，能改善整个电路的闩锁效应。

公开(公告)号：CN103578949B

公开(公告)日：2016-11-02

申请号：CN201210268972.X

申请日：2012-07-30

申请人： 上海华虹宏力半导体制造有限公司

发明人： 陈瑜 ,  赵阶喜 ,  罗啸

IPC分类号： H01L21/28 ,  H01L21/02

摘要： 本发明公开了一种栅极多晶硅和多晶硅电阻集成制作方法，包括步骤：在硅衬底上依次形成栅介质层和第一层多晶硅；进行第一次离子注入形成多晶硅电阻的掺杂；在第一层多晶硅上形成第二层氧化；对第二层氧化硅进行刻蚀仅保留多晶硅电阻形成区域上的第二层氧化硅；进行离子注入形成栅极多晶硅的掺杂；在第一层多晶硅上形成钨硅层；依次对钨硅层和第一层多晶硅进行刻蚀。本发明中的栅极多晶硅和多晶硅电阻都是采用同一次生长的多晶硅形成，且是一次刻蚀工艺对同一多晶硅进行刻蚀形成栅极多晶硅和多晶硅电阻，所以本发明能减少工艺步骤，提高生产效率，降低生产成本。

公开(公告)号：CN103579079B

公开(公告)日：2016-10-19

申请号：CN201210271232.1

申请日：2012-07-31

申请人： 上海华虹宏力半导体制造有限公司

发明人： 陈瑜 ,  罗啸 ,  陈华伦

IPC分类号： H01L21/762

摘要： 本发明公开了一种抑制浅沟槽隔离工艺中双峰效应的方法,包括步骤：依次形成硬质掩模层；定义有源区并将有源区外部的硬质掩模层去除；进行离子注入将离子注入到有源区周侧的硅衬底中；进行热推阱将离子从有源区外部扩散到有源区的边缘区域中；进行浅沟槽刻蚀；在浅沟槽的表面形成第三氧化层；填充浅沟槽氧化层；对浅沟槽氧化层进行化学机械研磨。本发明方法通过在用硬质掩模层定义出有源区后，进行离子注入并进行热推阱工艺将注入在有源区外部的离子扩散到有源区的边缘区域中，能提高有源区边缘的掺杂浓度，从而能提高有源区边缘处的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电，能有效抑制浅沟槽隔离工艺中双峰效应。