-
公开(公告)号：CN114187161B
公开(公告)日：2025-03-18
申请号：CN202111484075.8
申请日：2021-12-07
Applicant: 浙江大学
IPC: G06F17/00
Abstract: 本发明属于流处理器计算领域，公开了一种通用可配的图像流水线处理阵列架构，包括若干个像素处理模块，一个程序段存储模块、一个数据段存储模块、一个行数据存储模块和一个查找表存储模块；本发明通过设计一种通用的，适用于图像处理的流水线化DSP阵列架构，解决了传统定制化图像处理模块较差的灵活性，和通用多核架构对于吞吐需求过高的缺点。在此基础上提出了一种多DSP共享存储的架构，同时可以灵活的适配多种图像处理业务不同流水线的需求，并达到较好的吞吐和性能。
-
公开(公告)号：CN119621631A
公开(公告)日：2025-03-14
申请号：CN202411451705.5
申请日：2024-10-17
Applicant: 浙江大学
Abstract: 本发明属于多核系统芯片中的安全领域，公开了一种面向多核Chiplet芯片系统的安全总线架构，包括有源中介层、功能芯片、存储芯片、Core芯片和安全小芯片五个部分，Core芯片中包含芯片系统的CPU核；存储芯片中包含存放数据和代码的存储器；功能芯片中包含大多数外设和功能IP；有源中介层用于连接所有的小芯片并实现各个小芯片的访问控制，安全小芯片用于管控整体芯片系统的安全配置。当供应商提供的小芯片无法信任时，该安全总线架构能对非安全小芯片实现隔离和访问限制。在安全的有源中介层中实现总线架构，并由一颗安全小芯片配置芯片系统中各个小芯片的访问权限，可以确保其余小芯片的数据访问受到控制，在增强系统安全性。
-
公开(公告)号：CN119047526A
公开(公告)日：2024-11-29
申请号：CN202410994000.1
申请日：2024-07-24
Applicant: 浙江大学
IPC: G06N3/063 , G06N3/0464 , G06F17/15 , G06F7/57 , G06F7/544
Abstract: 本发明公开了一种完全复用GEMM和ALU架构实现Depth‑wise卷积的计算方法和装置，包括：确定GEMM和ALU架构，获取卷积层的输入特征图数据和权重数据，将输入特征图数据和权重数据划分成若干数据块和子数据块，并获得各数据块的计算顺序；按照计算顺序，将各输入特征图数据块和各权重子数据块不同通道的数据输入到对应的单通道计算单元；各单通道计算单元对各输入特征图数据矩阵和各权重子数据矩阵进行卷积计算，获得输出特征图数据块；按照顺序将输出特征图数据块写回存储器的对应地址中。本发明提高Depth‑wise卷积运算过程中GEMM计算资源的利用率，提高数据的吞吐量和处理性能。
-
公开(公告)号：CN114841872B
公开(公告)日：2024-08-06
申请号：CN202210377696.4
申请日：2022-04-12
Applicant: 浙江大学
IPC: G06T5/90 , G06T7/90 , G06N3/0464 , G06N3/092
Abstract: 本发明属于图像处理技术领域，公开了一种基于多智能体深度强化学习的数字半色调处理方法，包括如下步骤：步骤1：神经网络前向计算；步骤2：多智能体强化学习策略梯度估计；步骤3：各向异性抑制损失函数计算。本发明提出一种基于多智能体深度强化学习的数字半色调处理方法，能够快速生成高质量的半色调图像。
-
公开(公告)号：CN118432847A
公开(公告)日：2024-08-02
申请号：CN202410319269.X
申请日：2024-03-20
Applicant: 浙江大学
IPC: H04L9/40
Abstract: 本发明属于硬件安全技术领域，公开了一种适用于响应反馈PUF的两级可靠性提升电路及响应生成方法，包括延迟差检测电路和多数投票电路，所述延迟差检测电路包括上下对称的两个相同附加延迟模块及三个仲裁器，两个附加延迟模块分别连接在APUF上下两个延迟链上，由多个串联的反相器组成，通过改变反相器个数改变延迟模块延迟差大小，三个仲裁器用于产生三个不同响应；所述多数投票电路包括计数器，所述计数器初始值为0，APUF响应为“1”则计数加1。本发明在反馈阶段对APUF响应延迟进行了筛选，仅将具有较大延迟差的响应进行反馈，相对于纯投票方法降低了可靠性提升所需的多数投票次数，提高了认证协议的效率。
-
Patent Agency Ranking
公开(公告)号：CN118378577A
公开(公告)日：2024-07-23
申请号：CN202410391278.X
申请日：2024-04-02
Applicant: 浙江大学
IPC: G06F30/327 , G06F30/3323 , G06F115/08
Abstract: 本发明属于硬件安全技术领域，公开了一种伪装门替换方法，包括步骤1：根据布尔表达式以基础逻辑门作为中介将电路中的逻辑运算替换为NAND、NOR与INV的基础逻辑门；步骤2：将伪装门替换方式分为三个类别；步骤3：将三种替换方式设为不同的优先级；步骤4：构件伪装门替换算法。该算法不仅能够选取与伪装门相同功能的逻辑单元进行替换，还可以基于布尔运算准则将单元进行合并或拆解，从而实现对更多伪装门的替换。并且，在进行伪装门替换时，算法考虑对时序性能的影响，尽量避开关键路径，减少在关键路径插入的伪装门数，从而减小对时序性能造成的影响。
-
公开(公告)号：CN114185844B
公开(公告)日：2024-04-26
申请号：CN202111487501.3
申请日：2021-12-07
Applicant: 浙江大学
Abstract: 本发明属于电力边缘计算和片上网络领域，公开了一种基于区域生长树的片上网络容错路由方法，包括如下步骤：步骤一、给出节点的定义；步骤二、定义当前数据包存在两种模式，分别为普通模式和树模式；步骤三、判断当前数据包的路由模式；步骤四、根据当前数据包的模式，即所在节点，进行不同的操作和使用路由算法。本发明通过广度优先搜索（Breadth‑First‑Search，BFS）重新激活故障块中经失效的一些节点，提高了故障覆盖率。
-
公开(公告)号：CN117892366A
公开(公告)日：2024-04-16
申请号：CN202311739680.4
申请日：2023-12-18
Applicant: 浙江大学
Abstract: 本发明公开了一种异步加密电路的破解方法及装置，通过分析异步加密电路的加密网表结构，提取控制通路和数据通路；对控制通路中的异步控制器进行结构分析，将其分为第一真实路径组和潜在伪造路径组；分别基于第一真实路径组和潜在伪造路径组，将数据通路重新同步化，得到简化电路；使用布尔可满足性SAT求解器，对简化电路中的潜在伪造路径进行分类，得到第二真实路径组和伪造路径组；根据第一真实路径组、第二真实路径组和伪造路径组的分类结果，恢复密钥。本发明结合异步电路特征和加密方法，将加密电路转化为对伪造路径和真实路径的分类问题；通过提取密钥之间的关联和分布特征，简化电路，加快SAT求解速度。
-
公开(公告)号：CN117251890A
公开(公告)日：2023-12-19
申请号：CN202310921244.2
申请日：2023-07-26
Applicant: 浙江大学
Abstract: 本发明属于集成电路安全防护技术领域，公开了一种基于主动屏蔽层的安全芯片防护装置及方法，包括金属屏蔽层、双重随机码流电路、ECC纠错电路、数字比较电路，金属屏蔽层带有伪接口的多通道随机哈密顿走线，用于覆盖待保护电路；双重随机码流电路与金属屏蔽层带连接，用于生成金属屏蔽层传输的码流信号；ECC纠错电路与双重随机码流电路连接，用于纠正单比特码流错误；数字比较电路与ECC纠错电路，用于比较同一路码流信号经过金属屏蔽层前后的随机信号是否一致；所述报警信号线部分取反电路与数字比较电路连接，用于保护数字比较电路报警输出信号线。本发明设计增加了直接对关键安全信号的攻击难度，提升了主动屏蔽层的抗侵入式攻击能力。
-
公开(公告)号：CN115033517B
公开(公告)日：2023-12-19
申请号：CN202210597407.1
申请日：2022-05-30
Applicant: 浙江大学
Abstract: 本发明属于微控制器及其外设通信接口领域，公开了一种基于多个单线SPI接口实现多线SPI接口传输的装置，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置分别连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接每个选择器MUX，每个选择器MUX分别连接其余SPI从设备；本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.021 seconds)
