公开(公告)号：CN101231883A

公开(公告)日：2008-07-30

申请号：CN200710138141.X

申请日：2007-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑基廷 ,  谢祯辉 ,  邹宗成

IPC: G11C11/4063

CPC classification number: G11C7/08 ,  G11C7/065 ,  G11C7/1006 ,  G11C7/12 ,  G11C11/4091 ,  G11C11/4094

Abstract: 本发明涉及一种与一字线和一位线或一互补位线之一进行通讯向存储器单元读取和写入信息的方法。根据一实施例的方法包括：将该位线和该互补位线均衡至一共用电压；通过将该存储器单元与该位线或该互补位线之一连接，寻址该存储器单元；通过探测存储于该存储器单元中的一第一电荷并将所述第一电荷传送给该位线或该互补位线之一，读取该存储器单元；及通过由一反相器和该位线或该互补位线之一传送一第二电荷给该存储器单元，将该第二电荷写入该存储器单元。在一实施例中，该反相器仅将该第二电荷传送给该存储器单元而被利用。

公开(公告)号：CN219658388U

公开(公告)日：2023-09-08

申请号：CN202320465585.9

申请日：2023-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 池育德 ,  邹宗成 ,  吴俊谕 ,  洪哲民

IPC: G11C11/413

Abstract: 一种记忆体装置包括：包含主记忆体单元的主阵列；包含冗余记忆体单元的冗余阵列；及写入电路。写入电路包含一或多个写入驱动器，其包含电流镜电路及比较器。电流镜电路耦合在主阵列、冗余阵列与电源之间。比较器的输出与电流镜电路的第一端耦合。比较器的输入与电流镜电路的第二端耦合。

公开(公告)号：CN2906834Y

公开(公告)日：2007-05-30

申请号：CN200520002322.6

申请日：2005-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邹宗成

IPC: G11C11/401 ,  G11C11/4063 ,  G11C11/407 ,  G11C11/4074

CPC classification number: G11C8/08 ,  G11C5/147

Abstract: 本实用新型是一种控制电压位准的电路及偏压电压侦测电路，所述控制电压位准的电路，其包括第一PMOS晶体管、MOS次门坎电流源以及第一不随偏压改变电流源。第一PMOS晶体管耦接第一电压耦合器，第一PMOS晶体管的栅极与漏极彼此耦接。MOS次门坎电流源耦接第二电压耦合器。第一不随偏压改变电流源耦接于MOS次门坎电流源与第一PMOS晶体管之间。本实用新型于制程、电压及温度变化的不同环境下，可产生预期字符线电压位准的电路。此允许字符线电压位准不仅只对温度反应。

公开(公告)号：CN2720572Y

公开(公告)日：2005-08-24

申请号：CN200420050620.8

申请日：2004-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邹宗成

IPC: G11C11/40

CPC classification number: G11C11/412

Abstract: 本实用新型提供一种四晶体管随机存取存储单元，包括一第一、第二、第三及第四晶体管。第一晶体管具有一第一导电性，其栅极耦接至一字元线而源极耦接至一位元线。第二晶体管具有第一导电性，其栅极耦接至第一晶体管的漏极而源极耦接接收一第一电压。第三晶体管具有一第二导电性，其栅极耦接至第二晶体管的漏极，源极耦接接收一第二电压，漏极则耦接至第一晶体管的漏极。第四晶体管具有第二导电性，其栅极耦接至第一晶体管的漏极，源极耦接接收第二电压，漏极则耦接至第二晶体管的漏极。