公开(公告)号：CN222869300U

公开(公告)日：2025-05-13

申请号：CN202520595428.9

申请日：2025-04-01

Applicant: 北京怀柔实验室

Inventor： 王耀华 ,  高明超 ,  魏晓光 ,  刘瑞 ,  唐新灵 ,  李立 ,  焦倩倩 ,  张语

IPC: H10D64/23 ,  H10D84/60

Abstract: 本实用新型涉及半导体技术领域，公开了一种功率半导体器件，所述功率半导体器件包括：有源区、门极环以及终端区，其中，所述有源区包括：多个阴极环区，其中，所述阴极环区包括一个阴极环或相邻的多个阴极环；以及多个阳极区，与所述多个阴极环区一一对应，其中，与靠近所述门极环的阴极环区相对应的阳极区的掺杂浓度大于与远离所述门极环的阴极环区相对应的阳极区的掺杂浓度。本实用新型为关断时远门极环提供更大的电流裕量，对抗关断时因关断的不均匀性带来的远门极环阳极电流再分配导致的提前失效，从而极大地提升器件的整体关断能力。

公开(公告)号：CN222867666U

公开(公告)日：2025-05-13

申请号：CN202421486144.8

申请日：2024-06-27

Applicant: 北京怀柔实验室

Inventor： 王靖飞 ,  魏晓光 ,  唐新灵 ,  石浩 ,  代安琪 ,  杜玉杰 ,  于克凡 ,  李玲 ,  刘瑞

IPC: H01L23/31 ,  H01L23/52 ,  H01L25/16

Abstract: 本申请涉及一种芯片封装壳体、芯片封装结构以及电力电子器件，芯片封装壳体的内部具有封装腔室，封装腔室包括至少两个单元封装空间，每个单元封装空间内用于封装一种类型芯片，使得至少两个单元封装空间可用于封装至少两种类型芯片，至少两种类型芯片中至少包括整晶圆芯片和分立式芯片。通过在单一芯片封装壳体的封装腔室内混合配置整晶圆芯片和分立式芯片，并且结合实际应用工况配置两种类型芯片的有效占比面积。结合两种类型芯片形成优势互补，可同时实现功率半导体器件更快的开关频率、更高的电压电流等级以及更低的芯片损耗。与此同时，通过反并联不同种类的芯片，可以实现双向通流、双向承压以及双向开关等特殊工况下的需求。

公开(公告)号：CN222887854U

公开(公告)日：2025-05-20

申请号：CN202520597678.6

申请日：2025-04-01

Applicant: 北京怀柔实验室

Inventor： 刘瑞 ,  魏晓光 ,  黄志涛 ,  李玲 ,  王耀华 ,  唐新灵 ,  焦倩倩 ,  高雅琦 ,  吴沛飞

IPC: H01L21/673

Abstract: 一种用于装载晶圆的晶舟，属于半导体制造领域。晶舟（100）包括支撑件（1）和杆状的多个支杆套（2），支杆套（2）彼此平行地且可拆卸地安装在支撑件（1）上，支杆套（2）在支杆套（2）的延伸方向上面向待装载的晶圆一侧设有彼此平行的多个晶圆插槽（21），支杆套（2）设置为彼此共圆地在一圆周方向上排列。通过装载晶圆的晶舟，实现一个晶舟适用于多种厚度晶圆的目的。

公开(公告)号：CN222867677U

公开(公告)日：2025-05-13

申请号：CN202520597615.0

申请日：2025-04-01

Applicant: 北京怀柔实验室

Inventor： 魏晓光 ,  唐新灵 ,  于克凡 ,  林仲康 ,  王亮 ,  李玲 ,  王靖飞 ,  高佳敏

IPC: H01L23/488 ,  H02M1/00 ,  H02M1/08

Abstract: 本申请提供了一种连接区段、门极驱动单元以及电力电子设备，涉及半导体技术领域，第一主体部的第一内凹侧设置至少一个第一接触电极，第一主体部的至少一个第一端侧设置至少一个第一连接触点，第二主体部的第二内凹侧设置至少一个第二接触电极，第二主体部的至少一个第二端侧设置至少一个第二连接触点，第一连接触点和第二连接触相互电性接触，第一接触电极和第二接触电极与门极引出结构和阴极引出结构焊接相连。基于上述提及的焊接相连方式，可替换现有技术中螺纹连接方式，进而解决螺纹连接方式所带来的一系列弊端。第一连接触点和第二连接触点之间的直接电气相连可有效保证寄生阻抗的降低和关断电流的提升效果。

公开(公告)号：CN222867675U

公开(公告)日：2025-05-13

申请号：CN202520594862.5

申请日：2025-04-01

Applicant: 北京怀柔实验室

Inventor： 唐新灵 ,  王亮 ,  魏晓光 ,  林仲康 ,  王耀华 ,  代安琪 ,  高佳敏 ,  韩荣刚

IPC: H01L23/48 ,  H01L23/34

Abstract: 本申请涉及半导体技术领域，公开一种功率半导体器件及其抗爆结构，该功率半导体器件包括芯片以及将芯片封装的管壳，芯片上设有阴极电极，阴极电极与管壳阴极连接，抗爆结构包括第一泄爆通道、第二泄爆通道以及泄爆空腔；第一泄爆通道贯穿设于阴极电极上并沿轴向延伸；第二泄爆通道设于管壳阴极上并沿轴向延伸，第一泄爆通道的一端与第二泄爆通道对应连通，另一端朝向芯片的一侧设置；泄爆空腔设于管壳阴极上，第二泄爆通道背离第一泄爆通道的一端与泄爆空腔连通，泄爆空腔能够将爆炸能量导出至管壳外部。本申请通过在阴极电极和管壳阴极上均设有泄爆通道，将内部的爆炸能量引导至泄爆通道，并经由泄爆空腔卸掉爆炸能量，从而提升管壳的抗爆能力。

公开(公告)号：CN222673025U

公开(公告)日：2025-03-25

申请号：CN202421306712.1

申请日：2024-06-07

Applicant: 北京怀柔实验室

Inventor： 魏晓光 ,  林仲康 ,  唐新灵 ,  代安琪 ,  石浩 ,  刘瑞 ,  韩荣刚 ,  王亮 ,  杜玉杰 ,  郝炜

IPC: H01L23/367 ,  H01L23/31 ,  H01L23/38

Abstract: 本申请实施例提供一种半导体器件的封装结构及半导体器件。该封装结构包括：衬底；电极层，所述电极层位于所述衬底的一侧，所述电极层包括多个环形电极结构，各所述环形电极结构以同心圆的方式排列，各所述环形电极结构之间相互绝缘；散热层，所述散热层位于所述电极层与所述衬底之间，所述散热层包括多个环形导电结构，所述环形导电结构朝向所述衬底的正投影与所述环形电极结构朝向所述衬底的正投影至少部分相交叠，所述环形导电结构与所述环形电极结构电连接。可以使得散热层各处在高温环境下均匀热膨胀，避免对衬底发生局部高强度磨损，从而可以降低半导体器件的失效风险，提高半导体器件的安全性、可靠性和稳定性，延长半导体器件的使用寿命。