-
公开(公告)号：CN114008928B
公开(公告)日：2024-03-12
申请号：CN202080045882.7
申请日：2020-06-25
申请人： 株式会社村田制作所
发明人： 高桥秀享
摘要： 本发明提供一种高频模块以及通信装置。提高TDD的发送信号的发送与TDD的接收信号的接收之间的隔离。高频模块(1)具备安装基板(5)、功率放大器、低噪声放大器、至少一个第一发送用滤波器(23)以及至少一个第一接收用滤波器(24)。安装基板(5)具有第一主面(51)和第二主面(52)。上述功率放大器配置于安装基板(5)的第一主面(51)侧。上述低噪声放大器配置于安装基板(5)的第二主面(52)侧。第一发送用滤波器(23)使TDD的发送信号通过。第一接收用滤波器(24)使TDD的接收信号通过。第一发送用滤波器(23)配置于安装基板(5)的第一主面(51)侧。第一接收用滤波器(24)配置于安装基板(5)的第二主面(52)侧。
-
公开(公告)号：CN108878409B
公开(公告)日：2024-03-12
申请号：CN201810440685.X
申请日：2018-05-09
申请人： 三星电子株式会社
IPC分类号： H01L25/065 , H01L25/18 , H10B80/00 , H01L23/488 , H01L23/31
摘要： 一种半导体封装，包括：衬底；第一半导体芯片和第二半导体芯片，在衬底上彼此相邻；以及，多个凸块，在第一半导体芯片和第二半导体芯片的下表面上。第一半导体芯片和第二半导体芯片具有面向的第一侧表面和与第一侧表面相对的第二侧表面。与在与第二侧表面相邻的第二区域中相比，在与第一侧表面相邻的第一区域中以更高的密度布置凸块。
-
公开(公告)号：CN117673018A
公开(公告)日：2024-03-08
申请号：CN202311147478.2
申请日：2023-09-06
申请人： 美光科技公司
IPC分类号： H01L23/498 , H01L21/48 , H01L25/065 , H10B80/00
摘要： 本申请案涉及嵌入式迹线衬底组合件及相关微电子装置组合件、电子系统及工艺。一种嵌入式迹线衬底组合件包含累积层压材料，其具有裸片侧上的上表面及板侧。所述裸片侧上的阻焊材料界定接合线区段，其中接合指垫包含第一横向宽度，顶部第一及第二镀覆材料在所述接合指垫上。所述顶部第二镀覆材料具有在所述累积层压材料的所述上表面上方的顶面。所述线接合区段包含所述接合指垫的行、所述顶部第一镀覆材料及所述顶部第二镀覆材料，且所述阻焊材料从所述上表面的一部分且从所述接合指垫后缩。
-
公开(公告)号：CN112992873B
公开(公告)日：2024-03-08
申请号：CN202110158884.3
申请日：2021-02-04
申请人： 北京奥肯思创新科技有限公司
发明人： 李扬
IPC分类号： H01L25/065 , H01L23/495 , H01L23/31 , H10B80/00
-
公开(公告)号：CN117650133A
公开(公告)日：2024-03-05
申请号：CN202210957799.8
申请日：2022-08-10
申请人： 长鑫存储技术有限公司
IPC分类号： H01L25/065 , H10B12/00 , H01L23/495 , H01L23/482 , H01L21/60 , H01L21/50 , H01L23/488
摘要： 本公开实施例涉及半导体领域，提供一种半导体结构和半导体结构的制造方法，半导体结构包括：基板，所述基板具有供电端口；存储模块，位于所述基板的上表面；所述存储模块包括在第一方向上堆叠的多个存储芯片，所述第一方向平行于所述基板的上表面；每个所述存储芯片具有供电信号线，多个所述存储芯片中的至少一者具有供电布线层，所述供电信号线与所述供电布线层电连接；所述供电布线层位于所述存储模块内，且所述供电布线层远离所述基板的端面被所述存储模块露出；所述端面还具有焊接凸块；引线框架，与所述焊接凸块和所述供电端口电连接。本公开实施例至少可以提高半导体结构的性能。
-
公开(公告)号：CN117650128A
公开(公告)日：2024-03-05
申请号：CN202210959176.4
申请日：2022-08-10
申请人： 长鑫存储技术有限公司
IPC分类号： H01L23/528 , H01L27/06 , H10B12/00 , H01L25/065
摘要： 本公开实施例公开了一种半导体封装结构及其制备方法，其中，所述半导体封装结构包括：第一基板；第一半导体芯片，与所述第一基板连接；第二半导体芯片堆叠结构，位于所述第一半导体芯片上；所述第二半导体芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；所述第二半导体芯片堆叠结构在沿第一方向的一侧形成有多个第二导电凸块；其中，所述第一方向为平行于所述第一基板的平面的方向；第二基板，所述第二基板内的信号线与所述第二导电凸块连接；沿垂直于所述第一基板的平面的方向，所述第二基板与所述第一基板连接。
-
公开(公告)号：CN117613040A
公开(公告)日：2024-02-27
申请号：CN202311583193.3
申请日：2023-11-24
申请人： 武汉高芯科技有限公司
IPC分类号： H01L25/00 , H01L25/065
摘要： 本发明提出一种双色红外焦平面芯片制备方法，采用拼接工艺将两个不同波段外延材料制备的焦平面阵列在同一双色电路上依次进行垂直叠合，以制备拼接红外双色焦平面芯片。为解决拼接结构双色芯片电学串扰问题，本发明选择具有耐磨性的填充胶材料填充在焦平面阵列像元间隙形成支撑保护结构，利用填充胶的耐磨特性辅助化学机械抛光设备去除衬底，同时避免深度抛光对焦平面阵列像元外延层的磨损，最终实现第一红外芯片阵列像元的物理隔开。本发明降低了工艺难度和成本，实现了像元间的均匀抛光隔断，解决了拼接双色芯片两层结构间的电学串扰问题。
-
公开(公告)号：CN108109985B
公开(公告)日：2024-02-13
申请号：CN201711435263.5
申请日：2017-12-26
申请人： 合肥矽迈微电子科技有限公司
IPC分类号： H01L23/495 , H01L23/31 , H01L25/065 , H01L21/98
摘要： 本发明提供多芯片堆叠封装方法及封装体，封装方法包括将第一芯片黏贴在芯片基岛的上表面；进行第一次塑封；暴露出金属垫上表面及第一芯片焊垫；形成第一金属柱，形成第一重布线层；进行第二次塑封；暴露出金属垫下表面及芯片基岛下表面；将第二芯片黏贴在芯片基岛下表面；进行第三次塑封；暴露出金属垫下表面及第二芯片焊垫；形成第二金属柱，第二金属柱穿过第三塑封体与金属垫连接，形成第二芯片管脚，第一芯片焊垫通过第一金属柱、金属垫与第二金属柱连接，第二金属柱暴露端作为第一芯片管脚。优点在于，采用金属柱和内部重布线层方式进行双芯片堆叠封装，结构简单，封装工艺流程简单，封装厚度薄，导电性能、散热性、可靠性好，占用封装面积小。
-
公开(公告)号：CN117546290A
公开(公告)日：2024-02-09
申请号：CN202280043541.5
申请日：2022-11-03
申请人： 英特尔公司
发明人： C·L·莫尔纳 , A·A·埃尔谢尔比尼 , T·卡尔尼克 , S·M·利夫 , R·J·穆诺茨 , J·赛博特 , J·M·斯旺 , N·纳西夫 , G·S·帕斯达斯特 , K·巴拉斯 , N·查德瓦尼 , D·E·尼科诺夫
IPC分类号： H01L25/065 , H01L25/16
摘要： 提供了一种微电子组件，包括：位于第一层中的第一多个集成电路(IC)管芯；位于第二层中的第二多个IC管芯，第二层位于第一层与第三层之间；以及位于第三层中的第三多个IC管芯。在一些实施例中，第二多个IC管芯包括呈行和列的阵列的IC管芯，第二多个IC管芯中的每个IC管芯耦合到第一多个IC管芯中的多于一个IC管芯，并且第三多个IC管芯将提供第二多个IC管芯中的相邻的IC管芯之间的电耦合。
-
公开(公告)号：CN109390304B
公开(公告)日：2024-02-09
申请号：CN201811185603.8
申请日：2018-10-11
申请人： 长鑫存储技术有限公司
发明人： 请求不公布姓名
IPC分类号： H01L23/48 , H01L23/488 , H01L25/065
摘要： 本公开是关于提供一种半导体结构、存储装置、半导体器件及半导体器件的制造方法，涉及半导体技术领域。该半导体结构包括芯片、电源线和第一焊盘组件；电源线设于芯片，且沿预设方向延伸；第一焊盘组件，设于芯片且位于电源线一侧，第一焊盘组件具有多个沿预设方向分布的间隙，以将第一焊盘组件分割为至少四个焊盘；间隙包括第一间隙、第二间隙和第三间隙，第一间隙和第二间隙的宽度均大于第三间隙；第一焊盘组件的焊盘包括电源焊盘，电源焊盘与电源线连接，且位于第一间隙和第二间隙之间；电源焊盘、第一间隙和第二间隙均位于电源线的两端之间。本公开的半导体结构可避免因部分芯片故障而造成的产品故障，有利于提高产品良率。
-
-
-
-
-
-
-
-
-
搜索结果
5147 条记录 (耗时 0.027 秒)
