公开(公告)号：CN117690925A

公开(公告)日：2024-03-12

申请号：CN202410138776.3

申请日：2024-02-01

申请人： 浙江大学

发明人： 张兵 ,  莫炯炯 ,  郁发新

IPC分类号： H01L27/06 ,  H01L29/778 ,  H01L21/8252

摘要： 本发明提供一种GaN基器件的单片集成结构及其制备方法，通过接续生长的外延结构，基于外延结构将双异质结GaN基HEMT器件与滤波器设置于缓冲层的正面，于缓冲层的背面设置无源元件，位于缓冲层正面的器件通过互连通孔与无源元件级联，充分利用芯片的背面面积，基于上述单片集成结构可实现多功能化、小型化GaN基集成电路芯片，同时使片上互连寄生最小化，减小GaN器件的寄生参数，提升滤波器的频率性能。本发明的制备方法，可于同一工艺腔室接续生长外延材料层，实现声表面波器件与GaN基HEMT射频器件的外延级单片集成，晶体质量较佳，工艺简单、成本低、可重复性强，能够实现多功能、小型化的GaN基的单片集成芯片。

公开(公告)号：CN117542857A

公开(公告)日：2024-02-09

申请号：CN202210917695.4

申请日：2022-08-01

申请人： 长鑫存储技术有限公司

发明人： 宋彬

IPC分类号： H01L27/02 ,  H01L21/8252 ,  H01L21/8222

摘要： 本公开实施例提供了一种半导体结构及其制备方法。半导体结构包括：衬底；位于衬底内邻接设置的N型阱和P型阱；位于N型阱内的第一N型掺杂区和第一P型掺杂区；第一P型掺杂区被配置为连接正极；位于P型阱内的第二N型掺杂区和第二P型掺杂区；第二N型掺杂区被配置为连接负极；第一N型掺杂区与第二P型掺杂区电连接；位于N型阱内、第一P型掺杂区下方且与第一P型掺杂区邻接设置的第三P型掺杂区；第三P型掺杂区的掺杂浓度大于第一P型掺杂区的掺杂浓度；位于P型阱内、第二N型掺杂区下方且与第二N型掺杂区邻接设置的第三N型掺杂区；第三N型掺杂区的掺杂浓度大于第二N型掺杂区的掺杂浓度。

公开(公告)号：CN117476557A

公开(公告)日：2024-01-30

申请号：CN202311460344.6

申请日：2023-11-01

申请人： 西安电子科技大学芜湖研究院

发明人： 谈浩 ,  薛荣宇 ,  黄永 ,  陈财 ,  常娟雄 ,  王一 ,  解靖飞 ,  王亦飞

IPC分类号： H01L21/8238 ,  H01L21/8252 ,  H01L27/092

摘要： 本发明公开了一种CFET的制备方法及器件，其中的方法包括如下步骤：刻蚀GaN外延片，形成阻断GaN外延层中载流子流动的隔离槽；刻蚀去除NFET生长区域中的第一源极区域和第一漏极区域的P‑GaN层，并对应生长第一源极和第一漏极；对NFET生长区域中的第一栅源之间区域和第一栅漏之间区域以及PFET生长区域中的第二栅极区域的P‑GaN层进行氢等离子体注入，以在这些区域形成i‑GaN层；在第二栅极区域的i‑GaN层上生长栅极介质层；分别在NFET生长区域中的第一栅极区域、PFET生长区域中的第二源极区域、第二漏极区域和第二栅极区域生长第一栅极、第二源极、第二漏极和第二栅极。本发明中的方法，能够提高制备得到的CFET器件的性能，且工艺流程简单。

公开(公告)号：CN117116965A

公开(公告)日：2023-11-24

申请号：CN202310324514.1

申请日：2023-03-30

申请人： 香港科技大学

发明人： 陈敬 ,  吕纲

IPC分类号： H01L29/06 ,  H01L27/02 ,  H01L27/07 ,  H01L21/8252 ,  H02M1/00

摘要： 提供一种具有本征雪崩能力的半导体器件。该半导体器件包括工程体硅(EBUS)衬底和形成在EBUS衬底上方的半导体异质结构，该EBUS衬底具有第一硅层和形成在第一硅层上方的第二硅层。半导体异质结构包括高压侧(HS)晶体管和低压侧(LS)晶体管。HS晶体管和LS晶体管通过第一隔离结构分离。HS晶体管具有输入端子(VIN)，VIN电连接到在第一硅层与第二硅层之间的第一异质结处形成的钳位二极管。钳位二极管和HS晶体管通过第二隔离结构分离。

公开(公告)号：CN116598310B

公开(公告)日：2023-11-14

申请号：CN202310874138.3

申请日：2023-07-17

申请人： 河源市众拓光电科技有限公司

发明人： 李国强

IPC分类号： H01L27/06 ,  H01L29/778 ,  H01L29/861 ,  H01L21/8252 ,  H01L27/02 ,  H02M7/00

摘要： 本发明公开了一种GaN基宽输入功率范围整流芯片及其制作方法、整流器，属于半导体领域，芯片包括第一二极管、第二二极管和HEMT，第一二极管和第二二极管均自衬底往芯片表面依次包括非掺杂GaN层、AlGaN势垒层以及同时露出P层和N层的PN结，HEMT自衬底往芯片表面依次包括非掺杂GaN层和AlGaN势垒层，HEMT上设置有源极、栅极和漏极，源极与第一二极管的P层及第二二极管的N层电连接，漏极与第二二极管的P层电连接，第一二极管的N层连接有输入引脚，漏极连接有输出引脚，栅极连接有栅极引脚。通过HEMT控制是否将与HEMT并联的二极管短路，从而切换整流芯片的工作挡位，能够适应不同功率的输入电路。

公开(公告)号：CN117038672A

公开(公告)日：2023-11-10

申请号：CN202310988527.9

申请日：2023-08-07

申请人： 湖北九峰山实验室

发明人： 李成果 ,  沈晓安

IPC分类号： H01L27/085 ,  H01L21/8252

摘要： 本发明具体涉及一种氮化物半导体器件及其制备方法，该氮化物半导体器件的主要改进之处在于，通过位于氮化物半导体薄膜上的第一绝缘结构和从衬底背面朝向正面方向开设的深槽型第二绝缘结构实现电学隔离，该氮化物半导体器件可以继续沿用现有的硅基GaN外延技术，不使用相对昂贵的SOI衬底，即可完成器件的制备并能够达到很好的隔离效果，且背面深槽可与划线道对齐，节省面积，提高切片良率，还可以避免使用热导率较低的SiO2埋层，保证衬底更好的散热能力。

公开(公告)号：CN116759387A

公开(公告)日：2023-09-15

申请号：CN202310787116.3

申请日：2023-06-29

申请人： 中国科学技术大学

发明人： 孙海定 ,  张昊宸 ,  邢展雍

IPC分类号： H01L21/8252 ,  H01L27/092

摘要： 本公开提供一种GaN基CMOS反相器的制备方法，包括：在衬底上生长GaN通道层；在GaN通道层上生长势垒层；在势垒层上生长渐变帽层，形成半导体基材结构；在中间区域对半导体基材结构进行隔离，得到左侧区域和右侧区域；分别对左侧区域和右侧区域的渐变帽层进行选择性刻蚀，得到N‑channel常关型场效应晶体管结构和P‑channel常关型场效应晶体管结构；分别在N‑channel常关型场效应晶体管结构和P‑channel常关型场效应晶体管结构上制备介质层；以及制备栅极电极、源极电极和漏极电极。同时，本公开还提供一种GaN基CMOS反相器。

公开(公告)号：CN116613159A

公开(公告)日：2023-08-18

申请号：CN202310587065.X

申请日：2023-05-23

申请人： 中国电子科技集团公司第十三研究所

发明人： 吕元杰 ,  梁士雄 ,  郝晓林 ,  宋洁晶 ,  胡泽先 ,  刘飞飞 ,  刘京亮 ,  徐森锋 ,  卜爱民 ,  冯志红

IPC分类号： H01L27/06 ,  H01L27/12 ,  H01L29/868 ,  H01L29/872 ,  H01L29/06 ,  H01L21/86 ,  H01L21/8252 ,  H01L21/329 ,  H03G11/02

摘要： 本发明提供一种氮化镓限幅器的制备方法及氮化镓限幅器。该方法包括：在N‑GaN层外延生长后在第一预设位置上刻蚀得到PIN二极管台面；在N‑GaN层上暴露区域的第二预设位置进行刻蚀，在N+GaN层上得到肖特基二极管台面；在N+GaN层上暴露区域的第三预设位置刻蚀进行台面隔离；在N+GaN层的暴露区域上制备欧姆接触；在N+GaN层和P+GaN层上的暴露区域，以及N+GaN层和N‑GaN层上的暴露区域制作电极，得到氮化镓限幅器。本发明能够通过刻蚀方式可以快速得到氮化镓限幅器，污染少，制备得到的氮化镓限幅器功率容量大、击穿电压高且性能好。

公开(公告)号：CN113690236B

公开(公告)日：2023-06-09

申请号：CN202110739073.2

申请日：2021-06-30

申请人： 华灿光电(浙江)有限公司

发明人： 李瑶 ,  吴志浩 ,  王江波

IPC分类号： H01L27/085 ,  H01L29/778 ,  H01L29/10 ,  H01L21/335 ,  H01L21/8252

摘要： 本发明公开了一种高电子迁移率晶体管芯片及其制备方法，属于半导体光电技术领域。高电子迁移率晶体管芯片包括衬底与n个相互间隔地层叠在衬底上的外延结构，衬底包括依次层叠的绝缘导热层、导电金属层及衬底主体。n个外延结构中存在相互独立的两个外延结构之间的互联。衬底主体起到支撑及源极连接作用。导电金属层导电并键合到绝缘导热层，便于制备。绝缘导热层、导电金属层及衬底主体的制备要求以及成本较低。导电金属层用于引出引脚，不需要额外从高电子迁移率晶体管芯片上剥离衬底，也可以后续封装等操作。减少制备手续，可以降低最终得到的HEMT的成本的同时保证HEMT的质量。

公开(公告)号：CN115966566A

公开(公告)日：2023-04-14

申请号：CN202211463546.1

申请日：2022-11-21

申请人： 英诺赛科(珠海)科技有限公司

发明人： 陈常 ,  严慧 ,  李思超

IPC分类号： H01L27/02 ,  H01L27/06 ,  H01L21/8252

摘要： 一种氮化物基半导体器件，包括第一氮化物半导体层、第二氮化物半导体层、晶体管、第一二极管以及第二二极管。第二氮化物半导体层设置在第一氮化物半导体层上，第二氮化物半导体层的带隙大述第一氮化物半导体层的带隙。晶体管设置述第二氮化物半导体层上。第一二极管设置在第二氮化物半导体层上，第一二极管的阴极连接至晶体管的栅极。第二二极管设置在第二氮化物半导体层上，第二二极管的的阴极连接至晶体管的漏极，且第一二极管的阳极连接至第二二极管的阳极，其中第二二极管的击穿电压小于晶体管的击穿电压。