公开(公告)号：CN1855545A

公开(公告)日：2006-11-01

申请号：CN200610080109.6

申请日：2006-04-28

Applicant: 三星电子株式会社

Inventor： 王晓泉 ,  前田茂伸 ,  金旼炷

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L29/785 ,  H01L21/28088 ,  H01L21/28105 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/41791 ,  H01L29/4908

Abstract: 本发明公开了一种包括多逸出功金属氮化物栅电极的MOS晶体管。该MOS晶体管包括半导体衬底和形成于所述半导体衬底上的中心栅电极。该中心栅电极由金属氮化物层形成。源极侧栅电极和漏极侧栅电极形成于所述中心栅电极的相应的相对侧壁上。源极和漏极侧栅电极由含有电负性小于氮的第一杂质或电负性大于氮的第二杂质的掺杂金属氮化物构成。本发明能够抑制MOS晶体管的短沟道效应，而不会使电流可驱动性劣化。

公开(公告)号：CN1663034A

公开(公告)日：2005-08-31

申请号：CN03815025.5

申请日：2003-06-18

Applicant: 山米奎普公司

Inventor： 韦德·A·克鲁尔 ,  达勒·C·雅各布森

IPC: H01L21/425

CPC classification number: H01L21/2255 ,  H01L21/265 ,  H01L21/28035 ,  H01L21/28105 ,  H01L21/28114 ,  H01L21/32155 ,  H01L29/1045 ,  H01L29/4916 ,  H01L29/512 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提出一种用于制成一半导体器件的门电极以将门极耗尽效应最小化的方法。该方法由一双重沉积处理构成，其中第一步骤是一极薄的层，该层通过离子植入受到极重的掺杂。第二次沉积以及一相关联的用于掺杂的离子植入则制作完成该门电极。借助该两次沉积处理，可将门电极/门极介电层界面处的掺杂最大化同时将硼渗透过门极介电层的风险最小化。该方法的另一种改进形式包括将两个门电极层均图案化，其具有利用漏极延展区及源极/漏极植入作为门极掺杂植入、及可选择偏置这两个图案以形成一非对称器件的优点。本发明亦提供一种如下方法：通过使掺杂剂自一包含于一介电层内的植入层扩散入半导体衬底内，在半导体衬底中形成浅结。此外，除所需的掺杂物质外，亦为离子植入层提供一第二植入物质，例如氢，其中所述物质会增强掺杂剂在介电层中的扩散性。

公开(公告)号：CN1076870C

公开(公告)日：2001-12-26

申请号：CN96106872.8

申请日：1996-06-27

Applicant: 现代电子产业株式会社

Inventor： 高尧焕 ,  黄圣敏

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L21/28114 ,  H01L21/28061 ,  H01L21/28105 ,  H01L21/823437 ,  H01L29/4983

Abstract: 一种制造金属氧化物硅场效应晶体管的方法，其中的多晶硅层被淀积在起着使MOSFET的栅同MOSFET的基片绝缘作用的栅氧化膜上。当利用金属膜或金属硅化物侧壁作掩模形成栅电极时，多晶硅层起着防止栅氧化膜被腐蚀的作用，所以，当形成栅电极时，可以防止MOSFET的半导体基片和栅电极之间出现短路。

公开(公告)号：CN1142684A

公开(公告)日：1997-02-12

申请号：CN96106872.8

申请日：1996-06-27

Applicant: 现代电子产业株式会社

Inventor： 高尧焕 ,  黄圣敏

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L21/28114 ,  H01L21/28061 ,  H01L21/28105 ,  H01L21/823437 ,  H01L29/4983

Abstract: 一种制造金属氧化物硅场效应晶体管的方法，其中的多晶硅层被淀积在起着使MOSFET的栅同MOSFET的基片绝缘作用的栅氧化膜上。当利用金属膜或金属硅化物侧壁作掩模形成栅电极时，多晶硅层起着防止栅氧化膜被腐蚀的作用，所以，当形成栅电极时，可以防止MOSFET的半导体基片和栅电极之间出现短路。

公开(公告)号：CN202585424U

公开(公告)日：2012-12-05

申请号：CN201090000797.0

申请日：2010-06-28

Applicant: 中国科学院微电子研究所

Inventor： 尹海洲 ,  骆志炯 ,  朱慧珑

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/283

CPC classification number: H01L29/4983 ,  H01L21/28105 ,  H01L29/512 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

Abstract: 一种晶体管包括具有沟道区的基底(100)；位于该基底(100)沟道区两端的源区(101)和漏区(102)；界于所述源区(101)和漏区(102)之间的该沟道区上方基底(100)顶层的栅极高k介质层(103)；位于该栅极高k介质层(103)下面的界面层，该界面层第一部分(107)靠近源区(101)，第二部分(106)靠近漏区(102)，且第一部分(107)的等效氧化层厚度大于第二部分(106)。由两种材料非对称栅极形成的非对称界面层有利于控制漏极一侧的短沟道效应，并避免源极一侧的载流子迁移率降低。此外，非对称栅极可以具有不同的功函数。