-
公开(公告)号：CN111026603A
公开(公告)日：2020-04-17
申请号：CN201911026334.5
申请日：2019-10-25
Applicant: 南京大学
Abstract: 公开了一种片上网络温度预测方法、装置、设备和存储介质。本申请一实施例中，片上网络温度预测方法可以包括：获取片上网络中各个处理器在当前时刻之后预定时长内待处理指令的指令信息；根据所述待处理指令的指令信息，计算片上网络在当前时刻之后预定时长内的功耗；根据片上网络在当前时刻之后预定时长内的功耗、片上网络当前时刻的温度，计算片上网络在预定时刻的温度，所述预定时刻是当前时刻之后的时刻且与当前时刻相差所述预定时长。本申请能够避免因负载波动大而导致的片上网络温度预测准确度降低的问题。
-
公开(公告)号：CN106951211B
公开(公告)日：2019-10-18
申请号：CN201710189006.1
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F7/523
Abstract: 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
-
公开(公告)号：CN106649200B
公开(公告)日：2019-06-04
申请号：CN201611222110.8
申请日：2016-12-27
Applicant: 南京大学
Abstract: 本发明的一种基于时分复用的自相关运算VLSI设计方法，包括如下步骤：（1）通过FFT模块将源数据补零后做2的幂次方傅立叶变换，并输出一次中间结果；（2）将所述中间结果进行共轭点乘，并将二次中间结果存回原地址；（3）最后通过逆FFT模块，对所述二次中间结果做逆傅立叶变换，得到自相关结果。有益效果：通过增减存储资源和计算资源，满足不同点数自相关运算的性能需求。
-
公开(公告)号：CN104794002B
公开(公告)日：2019-03-22
申请号：CN201410836965.4
申请日：2014-12-29
Applicant: 南京大学
Abstract: 本发明涉及一种基于特定资源的多路并行划分方法，所述方法通过计算总的运算量，得到每一路实际应分配的运算量以及结果数量，使得并行化的运算IP之间任务负载保持一致，该方法中每一路获得的结果数量均由顶层配置参数，通过移位相加得到结果总数，所述结果总数决定了每一路地址序列的生成，当运算结果数目达到结果总数时运算结束。有益效果为：通过光控与结构简单的处理电路实现在夜晚对窗台上方区域的监控，起到提醒住户以及警示盗窃者的作用，该室内报警器通过简易的器件即可完成本地数据的采集、处理、转化成声信息的功能，而且可靠性较高，隐蔽性强不易被盗窃者发现以致绕过该报警器进入室内。
-
公开(公告)号：CN108763653A
公开(公告)日：2018-11-06
申请号：CN201810412917.0
申请日：2018-04-30
Applicant: 南京大学
IPC: G06F17/50
CPC classification number: G06F17/5027
Abstract: 本发明提供了的基于FPGA的可重构线性方程组求解加速器，包括：数据分配模块，用于将内部存储器中的数据分配给计算阵列模块,根据输入系数矩阵的规模和类型，在主控制模块的控制下调整数据分配的方式；主程序控制模块，用于控制数据分配模块、重构控制模块和计算阵列模块的运行以及各模块之间的通信；重构控制模块，用于根据系数矩阵的规模和类型重新设置计算方式；内部存储器模块，用于存储系数矩阵和向量数据；计算阵列模块，用于计算线性方程组的解。发明设计的重构方法可以同时调整数据的存储和传输方式，在对运算资源和运算精度不同需求的场景下可采用不同的运算模式，相比于现有的线性方程组求解加速器，具有更好的通用性。
-
Patent Agency Ranking
公开(公告)号：CN108733627A
公开(公告)日：2018-11-02
申请号：CN201810412919.X
申请日：2018-04-30
Applicant: 南京大学
IPC: G06F17/16
Abstract: 本发明公开了一种正定矩阵Cholesky分解的FPGA实现方法，主要包括：顶层控制模块，用于模块之间的通信和控制；数据预处理模块，用于将正定矩阵分解为两个用于矩阵计算模块中计算操作的矩阵；矩阵计算模块对数据预处理模块得到的两个矩阵进行计算，得到最终的Cholesky分解计算结果。有益效果是：用传统硬件直接实现正定矩阵Cholesky分解，算法复杂，占用面积大，耗费资源多，而利用CORDIC算法的旋转特性实现正定矩阵Cholesky分解，实现方式简单，只需要利用位操作，耗费资源少，有效地减少了运算复杂度和门电路的面积。
-
公开(公告)号：CN108536931A
公开(公告)日：2018-09-14
申请号：CN201810250929.8
申请日：2018-03-23
Applicant: 南京大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于贪婪算法的三维片上网络中温度传感器的部署方法，该方法首先建立一个基于状态空间的三维片上网络的热模型，然后设定可观测性格拉姆矩阵的秩作为优化目标函数，最后采用贪婪算法，从温度传感器可选的位置集合V中选择一个大小为m的子集S用来部署温度传感器，该子集使得目标函数最大化。本发明可以在多项式时间内找到一个次优解，并保证满足一定的误差界。与传统方法相比，在存在测量噪声以及传感器数目有限的情况下，本发明结合卡尔曼滤波可以实现较高精度的全芯片温度重建。
-
公开(公告)号：CN108416164A
公开(公告)日：2018-08-17
申请号：CN201810250930.0
申请日：2018-03-23
Applicant: 南京大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于有限数目温度传感器的三维片上网络温度重建系统，该系统采用高斯和滤波器来重建三维片上网络芯片的温度，高斯和滤波器用若干高斯分布的加权和近似一个非高斯分布，因此若干高斯项滤波结果可被合并成一个等效高斯项；所述高斯和滤波器硬件架构是一个可重用架构，该可重用架构可实现计算资源和存储资源的复用，其包含三部分：可重用控制器、存储资源、计算单元阵列。本发明可以有效解决温度传感器数目有限且噪声为非高斯的情况下，三维片上网络温度重建的问题，本发明述及的可重用高斯和滤波器硬件架构可以提高计算资源和存储资源的利用率，同时减少面积、降低功耗。
-
公开(公告)号：CN107329423A
公开(公告)日：2017-11-07
申请号：CN201710464306.6
申请日：2017-06-19
Applicant: 南京大学
IPC: G05B19/042
CPC classification number: G05B19/0428 , G05B2219/24024
Abstract: 本发明涉及一种基于PC和PowerPC嵌入式处理器的监控系统，与FPGA通信连接，包括：嵌入式模块，将FPGA发送的监测信息进行读取、打包、发送操作，对发送速率进行调整，并对FPGA配置；上位机，提供UI界面，完成监测信息接收、存储、统计、分析以及报表打印，并发出配置信息；网络通信模块，接收上位机发送的配置信息，并向上位机发送所述监测信息。有益效果为：利用PC软件平台的可视化、易操作、易编程的优势，解决了用户对于繁复的监测信息需逐条排查的问题，能分析出未被识别的错误信息,大大减轻了用户的工作负担，提高了整体的工作质量。PC软件发送FPGA配置信息至嵌入式处理器，实现了FPGA运行时实时监测和实时配置，大大提高了整个系统的工作效率。
-
公开(公告)号：CN106970842A
公开(公告)日：2017-07-21
申请号：CN201710190942.4
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F9/50
CPC classification number: G06F9/505
Abstract: 本发明涉及一种动态可重构实时信号处理负载平衡系统，接收前端发送的A/D实时采样数据流，为后端多核处理器阵列实时分配计算数据。该系统包括重构控制模块，接收及解析重构配置信息、控制忙闲；数据缓存模块，将控制表与ad数据根据所述配置信息缓存到对应的数据FIFO；数据发送模块，计算每个发送通道的首地址、目的ID，根据所述目的ID将控制表与ad数据按照SRIO协议传输到正确的接收端；发送仲裁模块，对数据发送模块多个数据发送通道进行仲裁并输出。实现为后端多核处理器阵列实时动态分配计算数据，且支持多种数据合并方式，以及多种波数下数据在接收端内存中按顺序存储等功能。
-
-
-
-
-
-
-
-
-
Search Results
237
records
(took 0.031 seconds)
