嵌入式薄膜电阻及其制造方法、多层基板

    公开(公告)号:CN101048036A

    公开(公告)日:2007-10-03

    申请号:CN200610071591.7

    申请日:2006-03-30

    Abstract: 一种在多层电路板内的电阻结构及其制造方法在此提出介绍。设计时将电阻材料涂布于多层电路板的任一层中,并形成两个对称电极于电阻材料区域的几何中心位置。而两电极各自独立并位于电阻材料区域中,并由电阻材料所完全覆盖,而各有一钻孔分别在电阻电极的中心位置引出后连接至其它任一层金属层上。此电阻结构可同时解决涂布式电阻无法在高频操作时维持稳定阻值,及涂布材料时产生毛边而影响阻值精准度的问题。

Patent Agency Ranking