-
公开(公告)号：CN114756487A
公开(公告)日：2022-07-15
申请号：CN202210430322.4
申请日：2022-04-22
Applicant: 电子科技大学
IPC: G06F13/16
Abstract: 本发明公开了一种EEPROM型号识别及控制器设计的方法，该方法包括：对EEPROM的0x0地址进行读操作；通过EEPROM输出dummy位的位置判断地址宽度；若能确定EEPROM型号则结束识别；若不能确定则向0x000地址和0x100或0x80地址写入不同数据；通过判断从这两个地址读出的数据是否相同进一步区别具体型号；将有效EEPROM型号编码写入配置寄存器中；控制器中的位宽转换模块根据型号信息配置自身进入连续两次还是四次读写操作模式；控制器中的信号发生器配置自身从而输出正确控制信号。利用本发明可以实现对EEPROM型号的自动识别，并通过识别信息对控制器进行配置，使得控制器能够兼容多种EEPROM型号，同时也实现数据位宽8位和16位向32位的自动转换，使该控制器和EEPROM能够直接兼容数据宽度为32位的系统。
-
公开(公告)号：CN114696959A
公开(公告)日：2022-07-01
申请号：CN202210431020.9
申请日：2022-04-22
Applicant: 电子科技大学
Abstract: 本发明公开了一种可以用于对网格编码调制(TCM)进行译码操作的维特比(Viterbi)译码方法与维特比译码装置。该装置分为四个功能单元，分支度量计算单元计算网格图中的各个分支度量同时对因网格编码调制而产生的并行转移结果进行相应的译码，因此可针对网格编码调制进行译码。加‑比‑选单元采用将“加”操作与“比”操作并行进行的结构，提升译码器的译码速度。幸存路径选择单元用于对当前时刻，对应于每个状态节点的路径度量进行比较，比较结果用于路径存储回溯单元进行回溯操作时判断回溯起点。路径存储回溯单元采用“一输入多输出”回溯(Trace Back)结构，保证译码的速度同时简化系统连接结构。
-
公开(公告)号：CN111913841A
公开(公告)日：2020-11-10
申请号：CN202010392586.6
申请日：2020-05-11
Applicant: 电子科技大学
Abstract: 本发明属于芯片测试技术领域，具体为一种低成本的芯片功能测试平台。解决了芯片测试引脚数量多、测试速度慢、测试时间长、测试成本高、测试设备要求高等问题。使用ARM芯片和FPGA芯片相结合搭建芯片功能测试平台，本平台的核心思想是通过内部的功能测试模块(FTM,Function Test Model)把ARM处理器无时序的指令转换为符合待测芯片时序要求的控制信号，并完成数据传输和测试。本平台对芯片的功能测试流程简单，只需要在PC上输入对应的测试操作命令，平台就自动执行测试程序，同时能够快速在PC上看到测试结果。该平台能够实现芯片的功能测试百分百覆盖，缩短了用户测试芯片的时间和芯片开发的周期，节约了成本。
-
公开(公告)号：CN110135554A
公开(公告)日：2019-08-16
申请号：CN201910225831.1
申请日：2019-03-25
Applicant: 电子科技大学
Abstract: 本发明公开一种基于FPGA的卷积神经网络硬件加速架构，包括：通用AXI4总线接口；用于缓存输入特征图，输出特征图和权重的缓存区；用于引导运算结果缓存的存储路由逻辑；多个MAC单元构成的乘累加阵列；卷积运算单元，用于从缓存区读取相应输入特征图与权重以进行卷积运算，累加偏置并进行非线性处理，并将运算结果写入相应输出特征图缓存区；池化运算单元，用于从缓存区读取相应输入特征图以进行池化运算，并将运算结果写入相应输出特征图缓存区；运算控制器，分为卷积控制器和池化控制器，分别控制卷积和池化的运算过程。本发明能够提高卷积神经网络硬件加速性能，具有可扩展性强，吞吐率高等优点。
-
公开(公告)号：CN110110589A
公开(公告)日：2019-08-09
申请号：CN201910225650.9
申请日：2019-03-25
Applicant: 电子科技大学
IPC: G06K9/00
Abstract: 本发明属于数字信号处理、数字集成电路设计技术领域，请求保护一种基于FPGA并行计算的人脸分类方法，主要包括：图像采集模块、图像预处理模块、Haar特征提取模块、人脸检测分类模块、以太网传输模块及所包含的子模块。其中，根据硬件电路特性，在FPGA中分析设计了特征提取及分类的算法实现方法。通过仅存储当前计算像素及其相邻像素所需的像素，完成了用缩放图像代替缩放子窗口的特征值高速计算。设计实现了分类检测模块五级流水分别计算积分图点值、特征值、弱分类器加权和、弱分类器分类结果和强分类器分类结果流水线方案下的Haar分类器体系结构，完成高效低资源占用率的特征分类。
-
Patent Agency Ranking
公开(公告)号：CN110109794A
公开(公告)日：2019-08-09
申请号：CN201910225844.9
申请日：2019-03-25
Applicant: 电子科技大学
IPC: G06F11/263 , G06F11/30 , G06F11/34
Abstract: 本发明涉及一种基于UVM的总线验证方法，其特征在于采用UVM验证方法学构建验证平台，并提出了一种对总线协议进行验证的方法。所述的验证平台包括：测试用例TEST、虚拟序列vseq、验证环境env、虚拟序列器vsqr、模仿总线主机行为的主机agent、模仿总线从机行为的从机agent、实现数据自动比对的记分板scoreboard和统计总线事务数据覆盖率的覆盖率模型。本发明运用UVM验证方法学实现了一个通用的总线验证平台，通过将主机事务数据发送给从机seq，从而约束从机seq产生的事务数据，实现了主机和从机之间的数据交互，并且具备结果自动比对和覆盖率收集等功能从而实现对总线协议的验证。
-
公开(公告)号：CN109669888A
公开(公告)日：2019-04-23
申请号：CN201811314760.4
申请日：2018-11-06
Applicant: 电子科技大学
Abstract: 本申请公开了一种可配置且高效的嵌入式Nor-Flash控制器，包括总线接口模块，用以采样AMBA总线的控制信号、地址信号和数据信号，并返回相应的数据及响应信号；时序配置模块，用以存储嵌入式Nor-Flash各控制信号的时序参数，时序参数默认值为最常用的时钟频率对应的时序参数；主控逻辑模块，用以读取时序配置模块中的时序参数，在数据写入时将一个扇区的数据存入扇区缓存模块，同时依次从缓存单元读取写操作的地址和数据并将数据写入Nor-Flash中；根据外部主机输入的命令进行状态转移来产生输入输出时序，以完成对Nor-Flash的读取，擦除和编程的操作；扇区缓存模块，用以在写操作时缓存一个扇区的写入数据，减少主机在向Flash写入数据时的等待时间，以提升对Nor-Flash的数据写入效率。
-
公开(公告)号：CN109656604A
公开(公告)日：2019-04-19
申请号：CN201811313735.4
申请日：2018-11-06
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于以太网的远程硬件升级方法。该以太网集成在一个SOC系统当中，此SOC系统包括了微控制器、嵌入式闪存eFLASH、以太网MAC控制器、FLASH控制器等模块；以太网MAC控制器通过PHY芯片向外扩展至网口；FLASH控制器外挂存储器PC28F00BM29EWHA；上位机生成好配置微控制器用的程序文件，通过以太网传送至FLASH存储器进行缓存，然后微控制器执行上位机发送的擦除、写入、搬移命令，将数据固化在eFLASH里。本方法使用以太网接口实现了该SOC系统的远程硬件升级，使用简单，并且要比传统的JTAG烧写方法快。
-
公开(公告)号：CN108897987A
公开(公告)日：2018-11-27
申请号：CN201810794180.3
申请日：2018-08-30
Applicant: 电子科技大学
IPC: G06F19/22
Abstract: 该发明公开了一种将Needleman-Wunsch(以下简称N-W)算法在FPGA平台实现并优化的新方法。本发明是围绕N-W算法的打分与回溯两方面进行优化。N-W算法打分方面，本发明提出优化的删减策略和优化的动态规划(Dynamic Programming)分块方案来减少FPGA实现的时间消耗和资源消耗；N-W算法回溯方面，本发明采用简化的回溯方向，更加便于FPGA实现，本发明采用两组回溯模块，与打分系统构成流水线处理，大大提高打分系统硬件利用效率，减少序列比对的整体时间。
-
公开(公告)号：CN104158770B
公开(公告)日：2018-02-13
申请号：CN201410413780.2
申请日：2014-08-20
Applicant: 电子科技大学
IPC: H04L12/951 , H04L12/931
Abstract: 该发明公开了一种交换机数据包切分与重组的方法与装置，属于通信技术领域，本发明提供的方法包括：切分方法和重组方法。其中切分方法包括：将数据包预切分再缓存，采用信息缓存与数据缓存的数据管理方式，当缓存了一个内部信元净荷大小的数据即开始生成并发送信元；重组方法包括：采用信息缓存和VIQ缓存的数据管理方式，在将信元净荷分别存入VIQ缓存的过程中即完成了数据包重组。本发明提供的装置，包括：交换机中的切分模块和重组模块，以实现上述方法。该方法和装置能高效完成数据包切分与重组，数据管理简单易行，能有效减少切分延迟和延迟抖动，提高交换效率。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.023 seconds)
